xilinx吧
关注: 777 主题: 1,529 帖子: 1,529
时下热门
最新回复
最新发布
1
2019-12-18
Virtex UltraScale 产品优势
Virtex UltraScale 产品优势 Virtex® UltraScale™ 器件在 20nm 提供最佳性能与集成，包含串行 I/O 带宽和逻辑容……
🧑XILINX亚豪
2
2019-12-02
XC5V、6V、7K、7Z、7V、KU、VU、ZU，大量的型号现货供您选择
我公司主营XILINX、ALTERA，合作有军工院所、终端工厂，原厂现货资源商，价格绝对优势，可开税票，需要请联系我，电话：15361886971（V X……
🧑XILINX亚豪
0
2019-11-19
请问vivado2015.4能在win10上运行吗？
如题
🧑苏格拉没有底特
1
2019-10-14
装了vivado2015后，原来装的ise14.6编译时无法
装了vivado2015后，原来装的ise14.6编译时无法综合，有没有人碰到过？如何解决？
🧑corr_zZ
3
2019-10-08
xilinx官网代码文档编译不通过(FPGA SP605)
1.这几天在研究sp605（spartan6，环境是ISE14.7）通过PCIE与PC端进行通信的工作。 于官网下载了PCIE的技术文档（sp605_pc……
🧑存在908
2
2019-09-02
求助 ，现在哪里能买到virtex5的开发板？（2019.8）
🧑不丢zs9739
2
2020-03-17
xilinx芯片换型
原芯片XCR3032XL VQG44CMN1513 F5054753A 10I将要停产 准备换型，不知道有什么合适的。
🧑unimpossibles
1
2019-07-09
求一份xilinx2017的简单设计加法器，和一个投票器的程
求一份xilinx2017的简单设计加法器，和一个投票器的程序示例。谢谢大佬。
🧑code0cc
0
2019-06-26
Xilinx的双口ram读数据不稳定，在没写时读一个地址会出现俩数据
写时钟100M，读时钟25M，在读数据时写使能拉低，不进行写数据， 读地址和读出数据持续一个25M时钟周期，然后在读出数据会出现不规律的不稳定现象，错误地……
🧑今_日_观察
0
2019-06-26
xilinx多线程之间调度时间太长
我想问问xilinx多线程之间调度时间间隔太长是因为啥。 我使用xilinx的板卡写了一个多线程的代码，经常能发现有一些线程很长时间不被调度。 按照代码编……
🧑haogehome
0
2019-05-28
新人遇到问题请指教，关于卡死在Queued..
使用的开发板是AX7021板，环境是window10, 在bilibili找教程学习。 根据手册选择了XC7Z020CLG484-2,但是发现点击 "Ru……
🧑HHHuan_Lee
0
2019-05-26
大神嘛，这种是什么情况呢？建立一个 text bench 端口没自动生成
🧑co4642
0
2019-05-08
关于pll倍频
我输入时钟是50Mhz，输出时钟是100Mhz但是我观察到输出的波形如图，占空比调的就是50%出来之后不是
🧑han450592924
4
2019-11-09
求助！！！vivado打开和创建工程都闪退
如题，版本是2017.3，win10 1511
🧑niconi😘
2
2019-04-21
vivado链接matlab,生成Verilog代码时，出现了下面的错误
好像是License的问题，怎么解决
🧑w1403754438
0
2013-06-19
ISE8.2
有没有大神手上有能在64位win7上运作的ISE8.2啊。。发我一个好么？课程设计要用啊。。跪求。。。
🧑ppointgh
5
2019-03-25
我把工程文件栏隐藏了，怎么弄出来
求大佬告知！
🧑秋水墨色染-
0
2019-03-22
xilinx开发板，如何做ssh远程转发？
我期望通过远程转发的方式，通过公网的阿里云访问我的xilinx开发板，在开发板这边输入的命令如下： “ssh -C -f -N -g -R 阿里云开放的i……
🧑haogehome
3
2020-07-08
专营xilinx
如对xinlinx各种级别有需求的朋友请找到我。 只做原装正品，海外特殊渠道
🧑董伊浅
0
2019-03-02
求一本介绍xilinx原语的书籍
英文资料看的很难受
🧑puck1492
1
2019-02-03
为何我下载不了官网的vivado
信息都填写对了的
🧑贴吧用户_0G7DWQ5
4
2019-01-15
求sdsoc 2016.4安装包，百度网盘的，可以有偿
求sdsoc 2016.4安装包，百度网盘的，可以有偿，官网下载太慢了，下到一半就停了不动
🧑0欧电阻😄
0
2018-12-24
请教一下仿真与驱动跑出来时间不一致的问题
C仿真出来是13w个时钟周期，时间应该是0.0013s以下。但是在Python驱动上跑出来却是0.0026s+，请教一下应该如何测FPGA真实跑的时间，谢……
🧑飘雪是睡着的水
0
2018-12-19
求助：如何在xilinx SDK编译环境下进行静态库封装和调用
🧑liang和蔼
1
2018-11-23
谁能发我一份ise14.7 license
🧑苏苏酥11
1
2018-11-20
iserdes中的bitslip可以用 在并行端调整bit
iserdes中的bitslip可以用 在并行端调整bit顺序的逻辑来代替么？？
🧑关外飞鹰1994
1
2018-11-20
求EDK10.1 注册码
在官网上下载了EDK10.1，但是注册码只支持ISE10.1，哪位兄弟能够给个EKD10.1的注册码，不胜感激，邮箱：xuke_2009@hotmail.……
🧑DREAM_PUR
6
2018-11-06
谁有好点的XILINX，ADI专业销售采购群群麻烦贴一些
谁有好点的XILINX，ADI专业销售采购群群麻烦贴一些
🧑qianxianggui3
0
2018-11-06
petalinux书籍
在网上一直各种搜教程，移植成功却对原理一知半解，希望有大神可以告知这方面书籍的
🧑刹那819
0
2020-07-08
求 spartan-6 XC6SLX16-2CSG324I的封装
求 spartan-6 XC6SLX16-2CSG324I的封装~~感谢
🧑victoryccc
首页 3 4 5 6 7 8 9 10 11 12 13 尾页