iserdes中的bitslip可以用在并行端调整bit - xilinx吧 - RAT

iserdes中的bitslip可以用在并行端调整bit

level 2

关外飞鹰1994 楼主

iserdes中的bitslip可以用在并行端调整bit顺序的逻辑来代替么？？

2018年11月02日 03点11分 1

level 1

fujvg2

理论上是可以，数据延迟一个周期而已，不过为什么不用bitslip

2018年11月20日 09点11分 2

1