vivado链接matlab,生成Verilog代码时，出现了下面的错误
xilinx吧
全部回复
仅看楼主
level 1
w1403754438
楼主
好像是License的问题，怎么解决
2018年07月26日 05点07分
1
level 2
__juhou__
我前段时间也遇到过这个问题
这里有解决方法
htt
p://greedyhao
.cc/
2018/10/11/
%E5%B7%A5%E4%BD%9C-fpga-2018-10-11-Sysgen-license-checkout-failed/
2018年10月11日 09点10分
2
level 1
l逍遥灬乐
我也是用System Generator 生成Verilog代码时如上图报错，哪位大佬知道怎么解决呀？Xilinx官网的方法试了也解决不了呀
2019年04月21日 12点04分
3
1
![[滑稽]](/static/emoticons/u6ed1u7a3d.png)
p://greedyhao.cc/2018/10/11/%E5%B7%A5%E4%BD%9C-fpga-2018-10-11-Sysgen-license-checkout-failed/
![[泪]](/static/emoticons/u6cea.png)