关于pll倍频
xilinx吧
全部回复
仅看楼主
level 1
han450592924
楼主
我输入时钟是50Mhz，输出时钟是100Mhz但是我观察到输出的波形如图，占空比调的就是50%出来之后不是
2019年05月08日 07点05分
1
1
