基本能确定3DVcache技术用的SRAM为TSMC N6制程，AMD是首家采用并最快加入到产品中的公司，应用在最新的EPYC和Ryzen上。翻查TSMC对相关技术的目标阐述，由于客观上的成本因素，暂时并不适合在消费级普及，因此Ryzen应该只有R9会加入3DVcache。关键点，3DVcache不是为了Ryzen游戏性能而打造，而是EPYC并行运算更需要3DVcache，但Ryzen使用也对游戏性能有利，所以才把EPYC这种CCD降维打击投入到Ryzen。
进一步说，明年的Zen4依然没有原生配备3DVcache的条件；
再进一步说，因为Zen4不配备3DVcache，所以Zen4原生缓存容量比Zen3更大，L2L3都更大，N5密度比N7提升1.8X，所以Zen4缓存容量大一倍轻而易举；
再再进一步说，Zen4c也基本确定是16核CCD，官方说方法是“缓存层次级的密度优化”，翻译成人话就是大幅缩减缓存来减少面积的紧凑型目的性设计，所以Zen4c CCD是一款在缓存方面被限制发挥的CCD，只要给Zen4c添
加3
DVcache去补偿，就会有完美发挥，而这个加入3DVcache的Zen4c，就是传闻已久的Zen4D。
目前传闻中Zen4D的用途，是搭在Zen5旁边的生产力加速区，做超大核+大核的组合。

为什么消费级暂时不适合使用3DVcache?
1，生产芯片良率
2，生产SRAM良率
3，将SRAM封装上CPU时良率
4，封装成功后体质适合利用在消费级的比率
所以要在消费级用3DVcache问题复杂很多，用在EPYC就简单得多，频率低不用挑体质，重点是消费级卖不了高价。

1月出，618去捡

意思就是通过引入新工具进一步提升单位空间的功能效率，使性能得到提升？

完了，更密集了。温度反复横跳

zen3里是有两个奇怪的处理器代号，都不是桌面的。3DVcache做在芯片上的大缓存。这么贵的东西。怎么可能现在用在桌面。动不动就会超过1000美元。
zen4明年底出来还是打不过猛禽湖。

提升1.8x....2.8倍密度？

Zen4桌面R9要出32核吗？

台积电代工费是按照晶体管算的
N5一片wafer接近两万$
按zen4单核发展规模
估计以后au不会有先进制程的低端产品了