求大神指教 - quartus吧

level 1

ysgenrjf 楼主

在用VHDL设计时候，会出现多引脚集中在一端，如图所示，这些之间怎么连线啊，用一根线吗，那仿真的时候，或者用试验箱（学校的）时候不会出错吗？求指教，我新手啊。另外，那个keyin[7...]原件怎么设计出来？

2014年05月03日 01点05分 1