ysgenrjf ysgenrjf
关注数: 0 粉丝数: 3 发帖数: 19 关注贴吧数: 3
求大神指教 在用VHDL设计时候，会出现多引脚集中在一端，如图所示，这些之间怎么连线啊，用一根线吗，那仿真的时候，或者用试验箱（学校的）时候不会出错吗？求指教，我新手啊。另外，那个keyin[7...]原件怎么设计出来？
1 下一页