eda吧 - RAT

1

2014-12-12

求大神帮忙编个程序！！！六人抢答器 Quartus_||

用verilog编写六人抢答器～～需要六个输入及输出端～还有清零端及脉冲clk～～最简单的就行啦～只要有输入输出，清零脉冲～仿真正确就行啦～～大神……

🧑ok假装微笑

2

2014-12-12

求大神帮忙编个程序！！！六人抢答器 Quartus_||

用verilog编写六人抢答器～～需要六个输入及输出端～还有清零端及脉冲clk～～最简单的就行啦～只要有输入输出，清零脉冲～仿真正确就行啦～～大神……

🧑ok假装微笑

1

2014-12-12

EDA在电脑上显示学号和姓名

跪求大神！！！！

🧑墨碎离殇

1

2014-12-11

EDA脉冲按键电话按键显示器。。。

自己没有学过任何关于EDA的东西...和老师关系比较好老师像让尝试着做一下这个EDA脉冲按键电话按键显示器，因为完全没基础所以就按照网上找了一个实验报告像……

🧑肯帕奇诺

2

2014-12-09

求大神帮忙设计一个带异步R复位的4位寄存器。

1、设计报告的内容至少包括：（1）封面、任务书（设计要求、合作人、分工方案）；（2）正文；（设计要求、实验目的、实验方案、实验原理、硬件要求、实验步骤……

🧑可拉bear

1

2014-12-09

求大神帮我做数字电压表……

跪求！要能用实验箱实现！

🧑死orbe活

3

2014-12-04

求助。

用verilog编程显示自己的学号和姓名怎么样编程啊。

🧑无奈的小泪

0

2014-12-04

EDA课程设计单稳态触发器，求帮助

要求暂态时间可调节。期末设计，求帮助

🧑犭幻灭卩

17

2014-12-04

EDA串口通信课程设计急求有酬谢

课题内容及要求：主要内容：在本课程设计中使用Altera公司的EP2C35系列的FPGA芯片，利用SOPC-NIOSII-EP2C35开发板的串口等资……

🧑yy530666259

0

2014-12-03

求eda大神帮忙啊，关于顶层实体怎样设计的问题、、、、万分感谢

求帮忙啊，我现在想做一个频率计数器，我看的是相关的书上的，书上写的是要分成四个模块来建立，分别有四位十进制计数器模块，闸门控制模块，译码显示模块，还有脉冲……

🧑可靠的蓄势

0

2014-12-02

用VHDL编程实现一个器件的相关EDA题目！！！求助

本人菜鸟一枚，恳请吧里大神相助。给出关键代码和设计流程图和仿真结果分析！！大恩不言谢用VHDL编程实现一个器件，其功能如下： a、b:输入信号，均为整型……

🧑twooootoo

0

2014-12-01

求大神,基于Fpga做一个俄罗斯方块游戏和电子琴游戏

希望会的吧友指点一下

🧑婵如月love

1

2014-11-29

求助

第一个怎么做在线等谢谢实在不会

🧑度百常经

0

2014-11-27

操作系统

求一个温度操作系统的vhdl程序

🧑wyq爱xhy

0

2014-11-27

求助

quartusii7.8 设计两位十进制数除法模块？？

🧑我很D调de

0

2014-11-27

急求出错在哪里

module QDQ(K,S1,S2,S3,S4,S5,S6,S7,LED7S); input K,S1,S2,S3,S4,S5,S6,S7; outpu……

🧑清正又旺盛丶福祉07

0

2014-11-26

求大神指点啊啊自学中ing 感觉太难啊

🧑此时此刻的我3

0

2014-11-22

大神们，360度旋转跪地求帮忙！！！！

……学渣一枚，有大神有eda课程设计的没呀？急需！！！

🧑华舜检测Allen

1

2014-11-21

翻译！！！

求大神指导，帮忙翻译一下，可以的话逐句翻译，

🧑烽火嘻诸侯11

1

2014-11-19

求大神帮忙做一个简单的编程，单按钮控制灯亮灯灭，按一次灯亮

再按灯灭，急，晚上交

🧑大小姐22678

9

2014-11-19

求大神帮忙。

只不过老师的要求是只用三个数码管显示，然后前两个数码管显示拨动开关拨动时的电位，第三个显示数字变化。

🧑曾专属于你

0

2014-11-18

请大神给写个eda

二选一多路选择器，6位输入的

🧑不变的承诺19

6

2014-11-15

至芯科技FPGA工程师长期培训班2014年11月15日（北京，上海）开课

至芯科技FPGA工程师长期培训班2014年11月15日（北京，上海）开课…期待一起fpga

🧑fpgaw

1

2014-11-13

求助大神怎么回事

安装advanced design system时: could not find EEsof License Tools setting or inst……

🧑俳月不De

0

2014-11-12

新手求救

verilog HDL程序不能进行分析与综合是什么原因？一点分析与综合就出现一个红X。。。。是family device选错了么？我是随机选的。还有我的q……

🧑须佐能乎之天照

2

2014-11-11

【求助】仿真没波形

这个是按书里建立的原理图，仿真clk设置20MHZ，但B和DAC没有波形，sin_rom是用1024和10位做的mif。另外，rom书里是横着的，可是建立……

🧑战场原的订书机

0

2014-11-08

VHDL语言：选择性全减器和全加器功能，求大神解答

VHDL语言：假如底层我已经写好了一个全减器f_sub和全加器f_adder，我如何在更高层选择性的执行这两个功能中任意一个,用if或者case语句都可以……

🧑great张明love