我这边直接转VCZ的文章了：
这位 YouTuber 分享了两张从 AMD 内部演示文稿中摘录的幻灯片，最初并不打算供公众使用。这些幻灯片提供了有关下一代 Zen 架构的最新进展和策略，揭示了一些基本细节，例如预期的 IPC 改进、支持的功能和核心数量。
路线图似乎经历了轻微的时间调整。然而，重要的是要记住，这些微架构涵盖广泛的产品，包括数据中心和面向消费者的系列。因此，发布时间表可能不仅反映了 AMD 对 Ryzen 8000 及更高版本的意图，还包含了对 EPYC 产品的考虑。
Nirvana Zen5 (1H 2024)
概述的新 4nm/3nm 微架构包括专为 Ryzen 8000 系列设计的 Nirvana (Zen5)。根据幻灯片，预计 IPC 将增长 10% 至 15%。IPC 可能仍会增加，因为演示仅显示了尚未经过零售芯片验证的目标。此外，该幻灯片还列出了 48K 数据缓存、8 个宽调度、6 个 ALU、FP-512 变体和一个新的低功耗核心选项。
更有趣的是，据说它提供了 16 核复合体。后者可能是专门使用 Zen5c 变体的选项。提醒一下，Strix Point APU将在一个芯片中使用两种子架构。换句话说，如果 AMD 走这条路（例如 8x Zen5 + 16x Zen5c），AM5 平台上的游戏玩家应该期待最多 16 核 Zen5 设计或 32 核 Zen5c，或两者的混合。
Morpheus Zen6 (2H 2025)
Morpheus 是 Zen6 的微架构代号。现在预计将采用3nm和2nm工艺技术，AMD的目标是比Nirvana达到10%的IPC提升。AMD 计划推出用于 AI/ML 算法加速的 FP16 指令，以及新的内存分析器。在核心复杂度方面，AMD 将核心数量增加到 32 个，这又应该是指 Zen6c，而不是 Zen6。
MLID 称，Zen6 微架构据称将通过新的封装技术提供与 Zen2 类似的芯片布局重新设计。虽然尚未得到证实，但据称对于 Zen6，AMD 可能会将 CCD 堆叠在 IOD（输入/输出接口芯片）之上。这将是 AMD 芯片堆叠的分解小芯片设计方法的重大转变。目前尚待确认的是Zen6是否会采用AM5接口。

他这个幻灯片应该是真的，很多消息和之前通过各种渠道泄露出来的保持一致

未来三年稳稳当当，三点脑补：
①AM5插槽一出时就有疑惑：电容都在正面满满当当如何堆核，如何保证寿命到官宣的2026。16C/32C CCX就此解决，StrixPoint的4C+8C明显是一次预演，以后无非是学I一个真八核咏流传罢。②NewCores和LeverageCores酷似Tick-Tock，又学的I是吧。③由纯工艺提升小的TSMC N4/N3给Zen5，GAAFET的N2给Zen6则能互补核心Tick-Tock进击的摇摆，两边押宝。
三点疑惑：
①自Zen的40%超额完成一战成名后，农企有小5年没在PPT宣传上出问题了，可惜问题一出就出俩：「Zen4IPC」以及「RDNA3能耗比」问题。Zen4的目标IPC提升放到PPT是参杂了大量日用项目而非Spec成绩的13%，是故Zen5的水分未可知了。②可信度高。48KiB L1D、16C CCX已验证。所以Zen6为啥还要死磕CPU的FP16搞AI，GPU它不香。③6发到8发，新的宏微全都融合？AGU从3到4个，ALU从4到6。AVX512完全体。4Load/2Store比A17的Coll还猛。这IPC明明是奔着20%增幅去的，咋好像卡关了一样只保了个10%的底。

看样子，zen6内存能超到很高的频率

坐等zen6，希望zen6还是用的am5