求用quartus2设计一个小作品用于CPLD/FPGA
quartus吧
全部回复
仅看楼主
level 3
小齐0808
楼主
老师让设计一个作品，楼主不太会，求大神给写下程序，最好是用到VERILOG HDL FILE和BLOCK DIAGRAM那两个，一个是编写代码的一个是画图的，老师说代码能转化成图，希望大神能明白我说的。
2014年11月13日 02点11分
1
level 3
小齐0808
楼主
2014年11月13日 02点11分
2
level 1
淡色冰凌泪
写完代码后，保存，点击file，里面有个create，点击里面第二个生成符号文件，然后新建一个画图的文件，查找符号，里面有一个project，点击，里面就会有生成的符号文件
2014年12月21日 13点12分
3
1
![[哈哈]](/static/emoticons/u54c8u54c8.png)
![[真棒]](/static/emoticons/u771fu68d2.png)
