eda吧
企业数字化联盟
关注: 5,810 主题: 11,407 帖子: 11,407
时下热门
最新回复
最新发布
1
2016-09-15
FPGA器件中储存器块有何作用,,,,哎
🧑Tiaumn
1
2016-09-13
为什么我接上负反馈电路以后,电路反而产生非线性失真了?
3
2016-09-03
啦啦啦 求助 大神快到碗里来
1
2016-08-31
学号滚动显示 在六个数码管上滚动显示自己的学号(六位)。 要求:(1)每隔一定时间间隔循环移位一次; (2)用按键控制左移或右移; (3)显示间隔可由按键……
3
2019-11-26
这个界面一闪而过,仿真不运行,请教各位大神原因
3
2016-08-29
1
2016-08-18
问下亲们,我在用LPM模块直接调用乘法器和除法器的时候,仿真时,仿真的结果为嘛总是滞后一位。
1
2016-07-31
只需要教会我用quartus ii仿真随意一个Verilog程序就行,价格好商量。
0
2016-07-25
下面是一个正方体三种不同角度的视图,请问绿色的对面是什么颜色的? - 33IQ来自:http://tieba.baidu.com/mo/q/checku……
3
2016-07-24
内容及要求: 完成从2bit输入码流中检测特定8bit数据的电路,具体要求如下: (1)输入2bit码流,msb在前,4个周期的数据组成一个结构化字节; ……
1
2016-07-03
应该只差一点就能成功,做出来波形仿真就好~有偿。qq398688331。直接加的说明下来意。
0
2016-07-03
5
2016-07-02
电原理图中,电子元器件的引脚之间的连接关系称为______。
0
2016-06-26
0
2016-06-22
使用eda完成74ls256双四位可寻址锁存器的程序,哪位大神帮帮我,期末的作品啊,哭死了。。。
🧑雷雨ady
1
2016-06-20
0
2016-06-17
module top_clock( input cp,ncr,en,adj_min,adj_hour, output[7:0]hour,minute,se……
0
2016-06-15
vhdl如何变换成verilog
🧑乡镇雨
0
2016-06-15
课程设计,排队电路,verilog怎么写
🧑乡镇雨
0
2016-06-15
用vhdl设计一个8位的并入串出,8位发完停下来,继续发,用计数器
0
2016-06-14
加 qq1060305110 图是功能
0
2016-06-13
每次仿真 就出现一个小框框,然后就关了,安装时候 在默认位置,破解也没问题,都卸载安装了几次了,别人拷我的 就能用,我的不能用? 这是为什么。。 求助大神
🧑WHYAAAAA
19
2016-06-12
八进制控制不同灯亮时间的循环,000时是40s,001是3s,之后是30s,4s,30s,3s,20s,4s。在单个仿真时,都没问题,用八进制控制仿真时,……
3
2016-06-12
本人大二学生,最近开始eda实践,选择的课程设计是电子密码锁,弄好程序生成电路图后全是门级元件,但是需要焊接电路,没有完整电路原理图,求吧里大神给个电路图……
🧑DWF文轩
2
2016-06-03
一个项目,写了几个vhdl程序,如何把这些程序合在一个项目中,保存时名字有什么注意点 说简单点就是一个项目中有多个vhdl程序
首页 21 22 23 24 25 26 27 28 29 30 31 尾页