Fpga问题求助 - fpga吧

level 1

晓卟风楼主

请教大佬们，Vivado的example design怎么输出verilog语言的工程呀，默认都是vhdl的，看手册是支持verilog的，但是不知道在哪设置

2025年08月27日 07点08分 1