求助各位大佬
fpga吧
全部回复
仅看楼主
level 4
请问有大佬知道为什么我写好的代码RTL ANALYSIS后的原理图和代码的设想是一样的,但是SYNTHESIS后的原理图就只有输入输出的口,中间基本上什么都没了例化的模块也没了
2025年03月14日 02点03分 1
level 7
你例化正确了吗
2025年03月14日 11点03分 2
仿真的波形图都是正确的
2025年03月15日 13点03分
现在已经正常了,但是还是不太明白为什么会有这样的问题
2025年03月15日 13点03分
1