求助，关于高频dds信号发生器
fpga吧
全部回复
仅看楼主
level 6
East雪莲🤗🤗🤗 楼主
各位大佬们，为什么我做dds信号发生器的时候当频率超过一定数值，经过da产生的信号会出现各种失真呢？正弦波的rom是14x4096 相位累加器32位，频率控制字1288490189，输入时钟频率100mhz要产生30m到40mhz最后取高12位地址[呵呵][呵呵][呵呵]
2025年03月02日 10点03分 1
level 1
710421
没滤波肯定糊
2025年03月02日 17点03分 2
East雪莲🤗🤗🤗
滤波器的高频截止频率应该如何选呢？大佬[泪][泪][泪]
2025年03月03日 03点03分
710421
@East雪莲🤗🤗🤗 你就单音信号直接滤就行
2025年03月03日 06点03分
710421
@East雪莲🤗🤗🤗 主要滤高频谐波
2025年03月03日 06点03分
East雪莲🤗🤗🤗
@710421 好的
2025年03月03日 07点03分
level 1
Ret_
产生的波形频率不能太高，不然相位累加器累加的时候会跳过很多采样点
2025年03月03日 00点03分 4
East雪莲🤗🤗🤗
加滤波可以解决吗？
2025年03月03日 03点03分
level 1
longxiaxin
这个设计烦请交我名字，账号
2025年03月03日 03点03分 5
level 5
不要吃我啊
加泰勒修正就行了
2025年03月11日 03点03分 6
level 1
贴吧用户_7CAWRKW
哥，我也有这个问题，请问你是怎么解决的
2025年03月13日 07点03分 7
East雪莲🤗🤗🤗
注意dac的采样速率最大生成的波形频率应该是dac采样速率的三分之一，你看看你的dac的clk符合条件吗
2025年03月13日 10点03分
1