关于Modelsim与AXI MIG的仿真问题
fpga吧
全部回复
仅看楼主
level 4
可乐加冰哦👻
楼主
各位前辈,我现在想用Modelsim去仿真MIG ip核,因为后期想Microblaze也想去读取DDR的数据,所以加了个interconnect,现在的情况是,如果我逻辑端只做写操作的话MIG仿真的结果是正常的,AXI的握手信号,写地址数据,都是正常的,但是如果我同时做读和写操作,AXI的握手信号感觉不太正常,interconnect的M端的awready在拉高两次后就一直为低电平,并且bvalid也一直未拉高。图二是单独写操作,图三是同时做读写操作。
有没有哪位前辈碰到过类似问题,指点一下
2025年01月22日 08点01分
1
level 4
可乐加冰哦👻
楼主
上面modelsim的波形都是interconnect接口的波形
2025年01月22日 08点01分
2
level 4
可乐加冰哦👻
楼主
是读写冲突了吗
2025年01月22日 08点01分
3
level 4
可乐加冰哦👻
楼主
解决了,将读写错开就可以了,可能是官方的仿真模型不支持,上机测试就没问题😓😓😓
2025年01月23日 22点01分
4
1