单周期CPU设计verilog实现，急急急！ - fpga吧 - RAT

单周期CPU设计verilog实现，急急急！

level 1

见南风楼主

支持简单指令集的单周期cpu的实现，verilog代码写好了，感觉是不是少了MUX模块，能仿真，但是出来的波形图里pc不会变，求帮忙改改代码，有偿，可议价

2024年12月30日 14点12分 1

level 3

llamaas

给个qq，私信你了

2024年12月30日 15点12分 2

level 1

行，我们谈谈，看名字

2024年12月31日 04点12分 3

1