Altera EP4CE10F17C8板子的引脚分配
fpga吧
全部回复
仅看楼主
level 2
请问有Altera EP4CE10F17C8引脚分配的资料吗 网上没搜到
2024年12月28日 06点12分 1
level 11
官方原理图封装库能看到或者quartus软件对应芯片型号下能看到
2024年12月28日 10点12分 2
谢谢老哥
2024年12月28日 11点12分
吧务
level 15
|信号|方向|管脚|说明|
|---|---|---|---|
|sys_clk|input|E1|此处时钟50MHz|
|sys_rst_n|input|M1|此处复位低有效|
|led(0)|output|D11|LED0,高电平点亮|
|led(1)|output|C11|LED1,高电平点亮|
|led(2)|output|E10|LED2,高电平点亮|
|led(3)|output|F9|LED3,高电平点亮|
2024年12月28日 23点12分 3
吧务
level 15
|信号|方向|管脚|说明|
|---|---|---|---|
|sys_clk|input|PIN_E1|此处时钟50MHz|
|sys_rst_n|input|PIN_M1|此处复位低有效|
|uart_rxd|input|PIN_A12|串口收|
|uart_txd|output|PIN_B12|串口发|
|tx_rde|output|PIN_A11|串口发使能端,高电平发送,低电平接收|
2024年12月28日 23点12分 4
谢谢啦
2024年12月29日 00点12分
1