2*Phoenix L 单核4m，总共8m一个cluster
5*Phoenix m 单核2m，总共10m一个cluster
1*Phoenix m 单核1m，单独一个cluster

slc cache 16m
缓存结构高度近似于apple，但是比apple抠门一点点

看工程机调度2+5+1的可能性是很高的，有单独一个核心的cluster降低超低负载场景的功耗

这么抽象？

工程机为2+5+1

有点道理喔

超大核当中小核用再怎么设计肯定会对低负载有影响的，不这么干估计待机续航要尿崩

这么看没准还行

x elite为了赶进度连8+4都没做，直接4+4+4复制黏贴，好事就是对低负载续航有正面加成，坏事就是如测试一般多核功耗猛涨，效率降低

19m三缓，比不少桌面端还大了不少，抠门的高通估计不会这么奢侈

8gen3工程机阶段泄露出来的也是1
+3
+2+2，结果也是符合实际发布，因为和8gen2的1+2+2+3很像，也迷惑了一些人

我咋记得wl说这玩意儿是套8g3的调度，实际还是2+6啊，而且l2肯定还是12m，没有l3，直接上24m的slc是可能的

8gen4没有三级缓存，l3功能被slc和共享式l2分担了

Lcore 4m l2 *2
Mcore 2m l2 *5
Mcore 1m l2 *1
总l2 19m
slc 16m

6核做一簇做不到吗，那照着xe的4+4+4，砍成2+4+2嘛，两个大核给8-12m L2，它没有弄小核，只能从大核阉割，四个中核至少是8m吧，最后两核再砍小就是用2m。。苹果m4 6小核也是4m没有缓存瓶颈，高通这全大核来的
因为大L1设计(这是192+96比苹果大核略小点)，大L2就多核共享充当了L3，原L3的面积腾出来用在L2和slc上面。好像高通的每个簇之间L2不能互相访问，xe四核12m最多用12m，然后就走slc了，不过也问题不大
slc肯定也不小，因为手机芯片带宽低参照苹果的做法就是加大缓存，总得来说这缓存是很大了。
其实8g3的缓存就已经很大了，全核L2+L3，17兆，不算slc，A17 也就16+4=20兆。这代估计直接持平了。
当然最终是骡子是马还得看表现。