https://forums.anandtech.com/threads/rdna4-cdna3-architectures-thread.2602668/post-41199689
看到了WTFTECH的报道，去这个贴子底下看了一圈，大概总结下：
被取消的RDNA4旗舰：9SE，超过两百个CU(我猜应该是216个)，三个CCD(打G容易被吞)，每个CCD里面三个SE，600w
老实说这个规模、N4的制程，综合面积加起来得冲着800去了，看样子被取消的时间点还非常晚，很可惜
看看能不能在RDNA5复活

开普勒在这贴子里还给了张图
从se0到se8说明有9个SE

做这么大能卖多少RTG自己没有数？

要是CU数量计算方式不变的话这怕不是2.5倍7900XTX起步 竞品5090这么强的吗

这能说明什么？RDNA3的8SE忘了？

9SE超过200CU？每GCD=3SE，每SE=24CU，3*3*24=216？
单片=3*24=72cu；
双片=2*3*24=144cu；
三片=3*3*24=216cu；
这核心规模确实够暴力的，最差一个都超过目前爆料的RDNA4了
希望这个大SE别被瞎改掉，这样4SE=96CU，只有效率掉的不是太夸张，打平79XTX

有没有可能5090就挤挤牙膏……

当初RDNA3不是也有三种激进的方案传闻？只不过一个都没实现。1 两个GPU相连 2.接近4G的高频 3.15000+SP。最后全没了

得了，大型谜语人现场又来，不过这次不难猜
第一列代号，第二列WGP数量，第三列位宽，第四列GDDR版本号
这个navi 36，我今天刚刚在一楼贴的那个链接里面看这个说200+CU的ID说过有这么个东西，这边也给曝出来了

隔两代做旗舰没什么不好的。chiplet是趋势

这可能就是王启尚说的“不是做不出4090性能的卡，而是成本和功耗太高了，不划算”

一楼那个贴子从舅舅党评论出现开始往后翻了几十页，透露了很多信息总结下：
N4C/N40
9SE 270CU，类似MI300，每个SED有自己的L2缓存，每个SE里最多有三个SA。
被取消不是因为硬件(包括封装)，而是软件原因，说是现在的图形API不适合在GPU拥有大于一个命令处理器的情况下编程，等到做出来RDNA5都快上线了。
RDNA5的光环产品没有取消，所以大的还是有，但是以后。
“目前Radeon硬件工程的负责人是之前造罗马/米兰的家伙，通过小芯片堆规模把英特尔橄榄的经验相当丰富”，后面很好理解就不中译中了
他在这个贴子里还提到了其他有趣的事情，关于intel，intel的GPU首席架构师David Blythe跳槽到了AMD，另外就是intel图形部门之前的大裁员，咱也不知道大英来趟消费级独显这趟混水是有钱烧的吗