堆叠技术很早就有了，看清楚了这个是封装技术，不是晶圆代工的工艺的技术，台积电和一些封装公司都有这样的技术，包括现在苹果华为AMD等都是和合作伙伴一起研发的，谁用，用在什么芯片，就看各个公司自己的产品定位，技术是相当成熟的了，不用怀疑。
另外华为的堆叠封装专利是解决因采用硅通孔技术而导致的成本高的问题，专利摘要显示，该专利涉及半导体技术领域，其能够在保证供电需求的同时，解决因采用硅通孔技术而导致的成本高的问题。解读就是说这个专利不是说解决也没有这个堆叠封装，解决的是成本，堆叠芯片以前流行不起来，就是成本过高，相对于用晶圆代工的先进工艺，堆叠芯片的成本比用先进工艺的代工还要高，华为现在做的是把成本降下来，只有用的起才能服务普通消费者。
堆叠封装技术和现在热门的Chiplet多芯片集成技术，都是在摩尔定律下成本越来越高下的发展路线，这条路线一点都不比晶圆代工路线差，搞好了可以延续14纳米的生存时间。为中国自己的euv光刻机换来足够的时间，就算国产euv光刻机解决了，堆叠封装依然是很好的芯片性能解决方案。

目前来看，芯片堆叠的主要形式有四种：金字塔型堆叠，悬臂型堆叠，并排型堆叠，硅通孔TSV型堆叠。目前用的最多是 TSV
硅通孔技术（TSV，Through -Silicon-Via）是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。
基于 TSV 的三维高密度集成/封装技术具有以下四个主要优点:
（1）高密度集成：通过三维封装，可以大幅度地提高电子元器件集成度，减小封装的几何尺寸，和封装重量。克服现有的 2D-SIP (System In a Package二维系统级封装)和POP (package on package三维封装堆叠)系统的不足，满足微电子产品对于多功能和小型化的要求。
（2）提高电性能：由于TSV技术可以大幅度地缩短电互连的长度，从而可以很好地解决出现在 SOC（二维系统级芯片）技术中的信号延迟等问题，提高电性能。现电子元器件的多功能。同时也降低了芯片的整体功耗。
（3）多种功能集成：传统的二维SOC技术必须通过复杂的设计以及很大的芯片尺寸来实现有限的集中功能芯片集成，很难实现多功能芯片的集成。通过 TSV 互连的方式，可以把不同的功能芯片(如射频、内存、逻辑、数字和 MEMS 等)集成在一起实现电子元器件的多功能。
（4）降低制造成本：TSV 三维集成技术虽然目前在工艺上的成本较高，但是可以在元器件的总体水平上降低制造成本
TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。
TSV 技术通过铜、钨和多晶硅等导电物质的填充，实现硅通孔的垂直电气互连。硅通孔技术带来的好处主要有：通过垂直互连减小互连长度，减小信号延迟，降低电容、电感，实现芯片间的低功耗、高速通讯，增加带宽和实现器件集成的小型化。

堆叠芯片的来源是TSV硅通孔技术这个封装技术，现在的堆叠芯片都是基于这个技术做出来的，包括现在的苹果M1 Ultra就用到了我以上说的2种就是，Chiplet和TSV硅通孔技术。
Chip-on-Wafer-on-Substrate with Si interposer（CoWoS-S）是一种基于TSV的多芯片集成技术，被广泛应用于高性能计算（HPC）和人工智能（AI）加速器领域。
苹果用的是第5代CoWoS-S（CoWoS-S5）达到了大至三个全光罩尺寸（~2500mm2）的水平。通过双路光刻拼接方法，该技术的硅中介层可容纳1200mm2的多个逻辑芯粒和八个HBM（高带宽内存）堆栈。芯粒与硅中介层的采用面对面（Face to Face，互连层与互连层对接）的连接方式。

TSV硅通孔技术用的最多的芯片是NAND FLASH也就是闪存颗粒。目前各大公司的技术可以做到176成，2023年超过200层。
美国加州圣塔克拉拉第二十四届年度技术研讨会上，台积电首度对外界公布创新的系统整合单芯片（SoIC）多芯片3D堆叠技术。SoIC技术是采用硅穿孔（TSV）技术，可以达到无凸起的键合结构，可以把很多不同性质的临近芯片整合在一起，而且当中最关键、最神秘之处，就在于接合的材料，号称是价值高达十亿美元的机密材料，因此能直接透过微小的孔隙沟通多层的芯片，达成在相同的体积增加多倍以上的性能。
英特尔也在这方面寻找新的机会，推出其业界首创的3D逻辑芯片封装技术 —— Foveros，Foveros首次引入3D堆叠的优势，可实现在逻辑芯片上堆叠逻辑芯片。所以，“Foveros”逻辑芯片3D堆叠实际上并不是一种芯片，而是称之为逻辑晶圆3D堆叠技术。设计人员可在新的产品形态中“混搭”不同的技术专利模组与各种存储芯片和I/O配置。并使得产品能够分解成更小的“经畔组合”，其中I/O、SRAM和电源传输电路可以整合在基础晶圆中，而高性能逻辑“晶圆组合”则堆叠在顶部。
AMD正式对外发布了旗下首款采用3D V-Cache技术的服务器处理器EPYC Milan-X，在保留了Zen 3架构的同时，通过增加缓存进一步提高处理器在密集型工作负载计算时的性能。
格芯于近日宣布推出适用于高性能计算应用的高密度3D堆叠测试芯片，该芯片采用格芯 12nm Leading-Performance (12LP) FinFET 工艺制造，运用Arm 3D网状互连技术，核心间数据通路更为直接，可降低延迟，提升数据传输率，满足数据中心、边缘计算和高端消费电子应用的需求。

3D堆叠的好处在于缩短了电流传递路径，也就是会降低功耗。不过，3D封装的挑战在于如何控制发热。如何解决“3D堆叠”的散热问题?
“3D堆叠”随着堆叠元器件的增多，集中的热量如何有效散出去也成了大问题。目前AMD计划在3D堆栈的内存或逻辑芯片中间插入一个热电效应散热模块（TEC），原理是利用帕尔贴效应（Peltier Effect）。按照AMD的描述，利用帕尔贴效应，位于热电偶上方和下方的上下内存/逻辑芯片，不管哪一个温度更高，都可以利用热电偶将热量吸走，转向温度更低的一侧，进而排走。
另外在美国国防先进研究计划局资助下，IBM研究出嵌入式散热方式解决3D堆叠芯片散热问题。芯片嵌入式冷却技术通过将热提取电介质流体（如制冷系统中使用的电介质流体）泵入微小间隙中，不超过一根头发直径级别的堆栈。所使用的介电流体可以与电连接接触，因此不限于芯片或堆栈的一部分。该方案非常有利于芯片堆栈的散热，例如将存储器和加速器芯片置于堆栈中的高功率芯片之上，这可以提高从图形渲染到深度学习算法的各种速度。

搞芯片，还是要看哇们龙芯，我们龙芯嘴自主，其他的都是买办，哇们龙芯没用中科院技术 没有用外国技术 从芯片架构 到芯片设计 芯片制造 哇们龙芯全部自己搞定，哇们龙芯多年前就下定决心要为人民做芯片

好好一个贴阴阳怪气的真多

哈哈哈，你科普这么多有卵用，黑子对技术根本就不关心

黑子没耐心的

挺好

东西都没出来也有人黑

手机SOC都普及POP了，也是另外一种模式的3D封装。

5800x3D发售了，世界首款3D堆叠通用CPU，评测的游戏性能非常屌，这是未来的发现方向

3D堆叠的主要问题是如何处理积热问题，这是非常玄学的东西

游戏级的锐龙7 5800X3D之后，AMD今天正式将3D V-Cache缓存堆叠技术带到数据中心，发布了增强版的第三代EPYC 7003X系列处理器，代号“Milan-X”(米兰-X)。
这也是世界首款采用3D芯片堆叠的数据中心CPU。
EPYC 7003系列基于7nm工艺、Zen3架构，采用最多8个CCD、1个IOD的小芯片组合设计，原生集成最多256MB三级缓存，每个CCD 32MB。