要求：在Quartus II中创建工程（1个工程即可），截图，代码窗口（两个vhd文件）分别截图（代码要清晰），仿真验证波形图（可以多个图，包含显示计数值为0~59~10），截图。共四~六个图，可放在一个word文件中，带清晰任务栏系统时间，窗口标题带清晰的文件目录（目录名为学号，学号下是工程目录）
1. 编写VHDL代码，使用Quartus II设计和仿真，设计参数化二进制计数器；要求：带使能输入端口、同步置0输入端口、输出进位端口加计数器，计数器可使用integer，范围0~MAX-1，MAX由GENERIC参数定义（默认值为10），异步清零输入端口可选；
注意输入端口要求，并给出完整验证的波形仿真结果。
2.编写VHDL代码，使用Quartus II设计和仿真，利用题目1作为元件（实例化成两个子模块），设计实现十位，个位分开的8421BCD码60计数器，即个位使用一个子模块实现，十位使用一个子模块实现。
提示：BCD码60计数器，可由个位的10计数器和十位的6计数器级联而成；而计数器可采用题目1作为元件，使用COMPONENT语句在顶层设计中实现。

这个不难，私信你了，价格实惠