关于晶体管差分放大器 - zvs吧

level 7

DD-9527 楼主

对差分放大电路进行渥尔曼化后上升/下降沿由10us缩小到5us，请问各位大佬如何继续减小上升/下降时间？

2021年03月11日 15点03分 1

level 12

F_U_C_K_S_HIT

1，降低负载电阻R7，R8；
2，提高静态电流；
3，选择结电容更小的，ft更高的管子；
4，优化封装和走线，尽量减少寄生参数。
PS：无论如何优化，都不太可能达到那种高性能电压反馈型运放的参数，人家集成电路用的高性能微电流晶体管加上优秀的版图设计是分立元件永远无法超越的。如果还想进一步增加带宽，可以参考电流反馈型运放的电路设计。

2021年03月12日 14点03分 2

DD-9527

明白了，谢谢大佬

2021年03月12日 15点03分