Xilinx&Simulink用System Generator生成verilog文件拨错求助!
fpga吧
全部回复
仅看楼主
level 1
l逍遥灬乐
楼主
Details:
standard exception: XNetlistEngine:
Exception message could not be parsed:
com.xilinx.sysgen.netlist.NetlistInternal:
com.xilinx.sysgen.netlist.NetlistInternal: trouble parsing XTable'
有大神帮忙看看是什么原因吗?Xilinx官网那些方案也不管用丫,这谁顶得住呀!
2019年04月21日 12点04分
1
level 1
l逍遥灬乐
楼主
这边问题解决了,主要是ISE和Matlab兼容性的问题。在Win10系统下,ISE如果以32位运行,会报上述错误。需设置ISE以64位运行(具体步骤百度),上述错误消失。
2019年05月07日 11点05分
2
1