为什么我的RS锁存器综合之后是这样的？ - verilog吧 - RAT

为什么我的RS锁存器综合之后是这样的？

level 1

daohang96 楼主

好像跟我编写的verilog不是完全对应的？是因为优化么？有高人能给分析下这是怎么转换过来的么

2018年10月22日 00点10分 1

level 5

a639157781

你看看数电书，对了不就行了，想那么多干嘛

2018年10月31日 05点10分 2

1