【虾米求助】VHDL编程中遇到的元件例化的调用问题。。。
vhdl吧
全部回复
仅看楼主
level 1
郭嘉丶郭奉孝 楼主
在quratus II 14.0 下参考着教材编写了一个半加器的元件例化。。。
电路图就是简单的与门 、非门、 异或门 的连接。。。
百度上说要把块文件先写出来，于是我就弄了3个块文件fei、 yu、 yh
接着是顶层的描述
但是程序老是报错
说u1期待声明语句，但是书上并没有定义u1，u2，u3直接用了啊，为什么这里就需要定义u1了
该怎么办呢？
2017年06月30日 03点06分 1
level 1
郭嘉丶郭奉孝 楼主
求助ing
2017年06月30日 03点06分 2
郭嘉丶郭奉孝
哦哦知道了，漏了个begin[滑稽]
2017年06月30日 03点06分
1