用quartus画图后，编译出现这个怎么办
eda吧
全部回复
仅看楼主
level 2
TJason时代
楼主
Error (10228): Verilog HDL error at fenpin100hz_bb.v(34): module "fenpin100hz" cannot be declared more than once
2017年03月11日 06点03分
1
level 5
扶乖存0r
2017年03月11日 06点03分
2
1
