求助大神，vhdl
fpga吧
全部回复
仅看楼主
level 1
复习生3 楼主
VHDL中的CLK'EVENT AND CLK='1' 语句，CLK 不是在敏感信号表中吗，当她变化时执行process，
那直接 写 IF CLK='1' THEN 不就是判断上升沿吗，跟event有什么不一样呢
2016年06月26日 12点06分 1
level 1
wsyjhh
event 是状态的变化 原来的语句是在时钟的上升沿才符合条件 如何直接 写 IF CLK='1' THEN 就是组合逻辑 在等于1的时候一直符合条件 一个是组合逻辑 一个是时序
2016年06月26日 12点06分 2
复习生3
当CLK变化时才触发进程，并判断CLK=1，不就是上升沿吗
2016年06月27日 14点06分
复习生3
仿真的结果是一样的[笑眼]
2016年06月27日 14点06分
wsyjhh
@复习生3 你看仿真没有用的 你看看两个综合后的门级电路 一个是综合成触发器 一个就是组合逻辑 数字电路最重要的就是时序 不能太依靠仿真 要多看看综合后的电路
2016年06月29日 01点06分
复习生3
这样啊，谢谢回答[吐舌]
2016年06月29日 01点06分
1