求一个CPLD/FPGA设计，
cpld吧
全部回复
仅看楼主
level 3
小齐0808 楼主
老师让设计一个作品，楼主不太会，求大神给写下程序，最好是用到VERILOG HDL FILE和BLOCK DIAGRAM那两个，一个是编写代码的一个是画图的，老师说代码能转化成图，希望大神能明白我说的。[哈哈][哈哈][哈哈][哈哈][哈哈]
2014年11月13日 02点11分 1
level 3
小齐0808 楼主
写写大腿们
2014年11月13日 02点11分 2
level 1
基督麦子
我们也在做，要么直接画图，要么写程序
2014年11月19日 08点11分 3
古色小城
编完程序没有报错是可以生成图的
2015年01月17日 09点01分
level 5
独孤败妖
告诉具体要求，可以联系本人！
2014年12月08日 08点12分 4
小齐0808
大概多少钱？只是期末的一个作业
2014年12月10日 04点12分
level 9
古色小城
联系QQ406971039详谈
2015年01月18日 05点01分 5
level 2
会飞的烧鸡SKY
这都要钱，真是无良
2015年05月24日 12点05分 6
level 1
FPGA大神
呵呵
2016年07月01日 08点07分 8
小齐0808
呵呵，你妈B
2016年07月01日 14点07分
1