最近刚开始学习Verilog，就想着用Quartus来练练手，先从半加器开始吧，代码都是自己写的，有错误的地方请高手批评指正。
1：半加器
代码：
module banjiaqi(c,sum,a,b);
input a,b;
output c,sum;
assign sum=a^b;
assign c=a&b;
endmodule
编译完成之后，点击tools->NetlistViewer,查看一下电路
基本模块的信息都在上面了。
由于只是练手，所以懒得写测试文件了，在接下来的练习中，会写测试文件，进行仿真

2.全加器
代码：
module jiafaqi(cout,sum,a,b,cin);
input a,b,cin;
output cout,sum;
assign sum=a^b^cin;
assign cout=(a&cin)|(b&cin)|(a&b);
endmodule

3.串行四位加法器
代码：
//chuanghang4.v
module chuanghang4(a3,a2,a1,a0,b3,b2,b1,b0,s3,s2,s1,s0,cout);
input a3,a2,a1,a0,b3,b2,b1,b0;
output s3,s2,s1,s0,cout;
jiafaqi jia3(cout,s3,a3,b3,c2),
jia2(c2,s2,a2,b2,c1),
jia1(c1,s1,a1,b1,c0),
jia0(c0,s0,a0,b0,0);
endmodule
//jiafaqi.v
module jiafaqi(cout,sum,a,b,cin);
input a,b,cin;
output cout,sum;
assign sum=a^b^cin;
assign cout=(a&cin)|(b&cin)|(a&b);
endmodule
懒得仿真了

4.8位加法器
代码：
module adder_8(cout,sum,a,b,cin);
input[7:0] a,b;
input cin;
output[7:0] sum;
output cout;
assign {cout,sum}=a+b+cin;
endmodule
测试代码：
`timescale 1ns/1ns
module t_adder_8;
reg[7:0] ina,inb;
reg in;
wire[7:0] s;
wire out;
always #10 ina<={$random}%256;
always #10 inb<={$random}%256;
always #10 in<={$random}%2;
adder_8 m(.cout(out),.sum(s),.a(ina),.b(inb),.cin(in));
initial
begin
ina=0;
inb=0;
in=0;
end
initial
begin
$monitor($time,,,"%d + %d + %b= (%d) %b + %d",ina,inb,in,{out,s},out,s);
end
endmodule
仿真波形：
监测结果：

先膜拜一下，请问楼主，如下问题该如何解决

楼主。我也才开始学，，，求助全加器，谢谢了，