level 10
opgac
楼主
之前猜测和推测的不少规格都是
正确的
。A7 Cyclone的确是一个很宽 的架构,每个时钟周期最多可以同时 解码、发射、执行、收回6个指令/微 操作,A6 Swift则最多不超过3个。
A7的重排序缓冲达到了惊人的 192,是上代的四倍多,同时巧合的 是正好与Intel Haswell架构一样。分 支预测错误惩罚也增加了,但幅度不 大,而且又正好与Intel Sandy Bridge 及其后的架构在同样范围内。
换句话说,苹果的架构已经在某 些方面和Intel桌面产品架构处于同一 级别了。
一级缓存容量的翻番可以理解, 而在执行端,整数ALU单元、载入/存 储单元、分支单元也都翻了一番,并 首次加入了一个间接分支单元和至少 一条浮点流水线,能够并行执行三个 浮点操作,但注意第三条浮点/NEON 流水线是用来做除法、开方的,乘法 只能最多并行两个。
每个单元对应的缓冲尺寸也基本 明晰,应该对应每个单元的微操作 数,但在所有执行单元之前应该不会 有统一调度器,而是每个端口前安置 静态分区缓冲。
六个解码器、九个执行单元端 口,A7 CPU的确很“大”,比其他任何 移动处理器都要大,已经完全超越了 高通Krait、Intel Silvermont,足以媲 美Intel Core酷睿架构。

2014年03月31日 12点03分
1
正确的
。A7 Cyclone的确是一个很宽 的架构,每个时钟周期最多可以同时 解码、发射、执行、收回6个指令/微 操作,A6 Swift则最多不超过3个。
A7的重排序缓冲达到了惊人的 192,是上代的四倍多,同时巧合的 是正好与Intel Haswell架构一样。分 支预测错误惩罚也增加了,但幅度不 大,而且又正好与Intel Sandy Bridge 及其后的架构在同样范围内。
换句话说,苹果的架构已经在某 些方面和Intel桌面产品架构处于同一 级别了。
一级缓存容量的翻番可以理解, 而在执行端,整数ALU单元、载入/存 储单元、分支单元也都翻了一番,并 首次加入了一个间接分支单元和至少 一条浮点流水线,能够并行执行三个 浮点操作,但注意第三条浮点/NEON 流水线是用来做除法、开方的,乘法 只能最多并行两个。
每个单元对应的缓冲尺寸也基本 明晰,应该对应每个单元的微操作 数,但在所有执行单元之前应该不会 有统一调度器,而是每个端口前安置 静态分区缓冲。
六个解码器、九个执行单元端 口,A7 CPU的确很“大”,比其他任何 移动处理器都要大,已经完全超越了 高通Krait、Intel Silvermont,足以媲 美Intel Core酷睿架构。

