Verilog hdl下载到FPGA中，怎么没反应呀 - eda吧 - RAT

Verilog hdl下载到FPGA中，怎么没反应呀

level 1

皎月星辉🌛 楼主

2013年10月27日 14点10分 1

level 1

皎月星辉🌛 楼主

我用数码管计数，但数码管根本不亮呀

2013年10月27日 14点10分 2

level 6

bond258369

你时序仿真的时候是正常的吗？

2013年11月07日 01点11分 3

level 1

皎月星辉🌛 楼主

已经解决了，谢谢啦

2013年11月13日 14点11分 4

1