内存和NOR型闪存的基本存储单元是bit，用户可以随机访问任何一个bit的信息。而NAND型闪存的基本存储单元是页（Page）（可以看到，NAND型闪存的页就类似硬盘的扇区，硬盘的一个扇区也为512字节）。每一页的有效容量是512字节的倍数。所谓的有效容量是指用于数据存储的部分，实际上还要加上16字节的校验信息，因此我们可以在闪存厂商的技术资料当中看到“（512+16）Byte”的表示方式。2Gb以下容量的NAND型闪存绝大多数是（512+16）字节的页面容量，2Gb以上容量的NAND型闪存则将页容量扩大到（2048+64）字节。

【擦除操作】
NAND型闪存以块为单位进行擦除操作。闪存的写入操作必须在空白区域进行，如果目标区域已经有数据，必须先擦除后写入，因此擦除操作是闪存的基本操作。一般每个块包含32个512字节的页，容量16KB；而大容量闪存采用2KB页时，则每个块包含64个页，容量128KB。
每颗NAND型闪存的I/O接口一般是8条，每条数据线每次传输（512+16）bit信息，8条就是（512+16）×8bit，也就是前面说的512字节。但较大容量的NAND型闪存也越来越多地采用16条I/O线的设计，如三星编号K9K1G16U0A的芯片就是64M×16bit的NAND型闪存，容量1Gb，基本数据单位是（256+8）×16bit，还是512字节。

【寻址】
寻址时，NAND型闪存通过8条I/O接口数据线传输地址信息包，每包传送8位地址信息。由于闪存芯片容量比较大，一组8位地址只够寻址256个页，显然是不够的，因此通常一次地址传送需要分若干组，占用若干个时钟周期。NAND的地址信息包括列地址（页面中的起始操作地址）、块地址和相应的页面地址，传送时分别分组，至少需要三次，占用三个周期。随着容量的增大，地址信息会更多，需要占用更多的时钟周期传输，因此NAND型闪存的一个重要特点就是容量越大，寻址时间越长。而且，由于传送地址周期比其他存储介质长，因此NAND型闪存比其他存储介质更不适合大量的小容量读写请求。

【决定因素】【页数量】
前面已经提到，越大容量闪存的页越多、页越大，寻址时间越长。但这个时间的延长不是线性关系，而是一个一个的台阶变化的。譬如128、256Mb的芯片需要3个周期传送地址信号，512Mb、1Gb的需要4个周期，而2、4Gb的需要5个周期。

【决定因素】【块容量】
块是擦除操作的基本单位，由于每个块的擦除时间几乎相同（擦除操作一般需要2ms，而之前若干周期的命令和地址信息占用的时间可以忽略不计），块的容量将直接决定擦除性能。大容量NAND型闪存的页容量提高，而每个块的页数量也有所提高，一般4Gb芯片的块容量为2KB×64个页=128KB，1Gb芯片的为512字节×32个页=16KB。可以看出，在相同时间之内，前者的擦速度为后者8倍！

【决定因素】【制造工艺】
制造工艺可以影响晶体管的密度，也对一些操作的时间有影响。譬如前面提到的写稳定和读稳定时间，它们在我们的计算当中占去了时间的重要部分，尤其是写入时。如果能够降低这些时间，就可以进一步提高性能。90nm的制造工艺能够改进性能吗？答案恐怕是否！实际情况是，随着存储密度的提高，需要的读、写稳定时间是呈现上升趋势的。前面的计算所举的例子中就体现了这种趋势，否则4Gb芯片的性能提升更加明显。
综合来看，大容量的NAND型闪存芯片虽然寻址、操作时间会略长，但随着页容量的提高，有效传输率还是会大一些，大容量的芯片符合市场对容量、成本和性能的需求趋势。而增加数据线和提高频率，则是提高性能的最有效途径，但由于命令、地址信息占用操作周期，以及一些固定操作时间（如信号稳定时间等）等工艺、物理因素的影响，它们不会带来同比的性能提升。
1Page=（2K+64）Bytes；1Block=（2K+64）B×64Pages=（128K+4K)Bytes；1Device=（2K+64）B×64Pages×4096Blocks=4224Mbits
其中：A0～11对页内进行寻址，可以被理解为“列地址”。
A12～29对页进行寻址，可以被理解为“行地址”。为了方便，“列地址”和“行地址”分为两组传输，而不是将它们直接组合起来一个大组。因此每组在最后一个周期会有若干数据线无信息传输。没有利用的数据线保持低电平。NAND型闪存所谓的“行地址”和“列地址”不是我们在DRAM、SRAM中所熟悉的定义，只是一种相对方便的表达方式而已。为了便于理解，我们可以将上面三维的NAND型闪存芯片架构图在垂直方向做一个剖面，在这个剖面中套用二维的“行”、“列”概念就比较直观了。