quartus 2中怎么把vhdl代码生成仿真波形图,在线等答案!
quartus吧
全部回复
仅看楼主
level 1
brother风 楼主
我现在在做基于EDA电子时钟,我木有原理图,怎么通过VHDL语言直接获得仿真波形图啊?急死我了,唉~把具体步骤说下~尽量详细点~感激不尽
2013年05月23日 12点05分 1
level 1
brother风 楼主
我做的是基于EDA的电子时钟设计,我找了下代码,也能编译通过啥的,但是就是波形图不对,是不是我的参数哪里设置不对,大神邮箱或者QQ能给我吗?我想具体问下您~ 我的Qq:310986151
2013年05月26日 00点05分 3
level 1
brother风 楼主
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT60 IS PORT (CLK,RST,EN : IN STD_LOGIC; CQL: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); CQH: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT1 : OUT STD_LOGIC); END CNT60;ARCHITECTURE behav OF CNT60 ISSIGNAL CQI0: STD_LOGIC_VECTOR (3 DOWNTO 0);SIGNAL CQI1: STD_LOGIC_VECTOR (3 DOWNTO 0);SIGNAL COUT0 : STD_LOGIC; BEGIN PROCESS(CLK,RST,EN) BEGINIF RST='1' THEN CQI0 <=(OTHERS =>'0');ELSIF CLK'EVENT AND CLK='1' THENIF EN ='1' THENIF CQI0 <9 THEN CQI0 <=CQI0+1;ELSE CQI0 <=(OTHERS=>'0');END IF;END IF;IF CQI0 = 9 THEN COUT0 <= '1';ELSE COUT0<='0';END IF;END IF;END PROCESS;CQL<=CQI0;PROCESS(COUT0,RST) BEGINIF RST='1' THEN CQI1 <=(OTHERS =>'0');ELSIF COUT0'EVENT AND COUT0='1' THENIF CQI1<5 THEN CQI1<=CQI1+1;ELSE CQI1<=(OTHERS=>'0');END IF;IF CQI1=5 AND CQI0=9 THEN COUT1<='1';ELSE COUT1<='0';END IF;END IF;END PROCESS;CQH<=CQI1;END behav;
代码是这样的 但是我的图是这样的
我知道是参数设置的问题 但是怎么设置呢?
2013年05月26日 00点05分 4
同学 我现在也是这个问题 请问你怎么解决的 叫我一下 感激不尽[真棒]
2014年01月03日 09点01分
先把高低电平整对了,然后做时钟模拟!我也是有点忘记了!几个月不动了
2014年01月03日 15点01分
level 1
楼主在不在!!
2013年05月28日 09点05分 5

2014年01月03日 15点01分
1