设计一个优先权排队电路，其框图如下：
排队顺序：
A=1
最高优先级
B=1
次高优先级
C=1
最低优先级
要求输出端最高只能有一端为“1”，即只能是优先级较高的输入端所对应的输出端为“1”。
参考原理图：
优先权排队电路
AHDL文本源程序
SUBDESIGN t3_3
(
a,b,c:INPUT;
a_out,b_out,c_out: OUTPUT;
)
BEGIN
IF a THEN
a_out=VCC;
b_out=GND;
c_out=GND;
ELSIF b THEN
a_out=GND;
b_out=VCC;
c_out=GND;
ELSIF c THEN
a_out=GND;
b_out=GND;
c_out=VCC;
ELSE
a_out=GND;
b_out=GND;
c_out=GND;
END IF;
END;
报告要求：
1、采用原理图输入法和文本输入法编程
2、详细论述实验步骤（用截图方式）
3、要用实验波形图。
4、设计输入法的优劣心得。
小弟不才 哪位好心的大哥帮帮我......


有verilog 里的电路图设计模块，直接连电路图，因为原件都是最基本的门电路，用电路图设计很简单，如果需要源文件直接可以把电路图文件转化为源文件。