一、单选题
1．在VHDL中，PROCESS结构是由 C 语句组成的。
A．顺序 B．顺序和并行 C．并行 D．任何
2．进程中的信号赋值语句，其信号更新是___D____。
A．按顺序完成 B．在进程的最后完成 C．比变量更快完成 D．都不对
3．VHDL语言是一种结构化设计语言，一个设计实体包括实体与结构体两部分，结构体描述__D_。
A．器件外部特性 B．器件的综合约束 C．器件的内部功能 D．器件外部特性与内部功能
4．MAX+plus II工具软件具有 D 等功能。
A．编辑
B．编译 C．编程 D．以上均可
5．执行MAX+plusII的 C 命令，可以检查设计电路错误。
A．Create default symbol B．Simulator
C．Compiler D．Time analyze
6．VHDL语言中信号定义的位置是 B 。
A．实体中任何位置 B．实体中特定位置 C．结构体中任何位置 D．结构体中特定位置
7．目前基于硬件描述语言HDL的最常用系统设计方法称为
设计法。
A．自底向上 B．自顶向下 C．积木式 D．顶层
8．在VHDL标识符命名规则中，以 C 开头的标识符是正确的。
A．字母 B．数字 C．字母或数字 D．下划线
9．在EDA工具中，能完成在目标系统器件上布局布线的软件称为 C 。
A．仿真器
B．综合器 C．适配器
D．下载器
10．在VHDL的IEEE标准库中，预定义的位数据类型BIT有 A 种逻辑值。
A．2 B．3 C．8
D．9
11．进程中的变量赋值语句，其变量更新是______。
A．按顺序完成 B．在进程的最后完成 C．立即完成 D．都不对
12．在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件为 。
A．仿真器 B．综合器 C．适配器 D．下载器
13．一个能为VHDL综合器接收，并能作为一个独立的设计单元的完整VHDL程序称为 。
A．设计输入 B．设计输出 C．设计实体 D．设计结构
14．STD_LOGIG_1164中定义的高阻态是字符
。
A．X B．x C．z D．Z
15．VHDL的WORK库是用户设计的现行工作库，用于存放 的工程项目。
A．用户自己设计 B．公共程序 C．共享数据 D．图形文件
16．在VHDL中 可以把特定的结构体关联到一个确定的实体，为一个大型系统的设计提供管理和进行工程组织。
A．输入 B．输出 C．综合 D．配置
17．在VHDL中，语句“FOR n IN 0 TO 15
LOOP”定义的循环次数为 次。
A．n B． 0 C．15 D．16
18．在VHDL中，加“+”和减“-”算术运算的操作数据是 数据类型。
A．整型 B．实型 C．整型和实型 D．任意类型
19．在VHDL的CASE语句中，条件句中的“=>”不是操作符，它相当于 的作用。
A． IF B． THEN C． AND D． OR
20．下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的______。
A．原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计
B．原理图输入设计方法一般是一种自底向上的设计方法
C．原理图输入设计方法无法对电路进行功能描述
D．原理图输入设计方法也可进行层次化设计。


21．MAX+plus II的设计文件不能直接保存在
。
A．硬盘 B．根目录 C．文件夹 D．工程目录
22．执行MAX+plus II的
命令，可以对设计电路进行功能仿真或者时序仿真。
A．Create default symbol
B．Simulator C．Compiler
D．Time
analyzer
23．VHDL的设计实体可以被高层次的系统
，成为系统的一部分。
A．输入 B．输出
C．仿真 D．调用
24．关键字ARCHITECTURE定义的是
A 。
A． 结构体 B．进程
C． 实体 D．配置
25．变量和信号的描述正确的是
A 。
A． 变量赋值号是:= B．信号赋值号是:=
C．变量赋值号是<= D．二者没有区别
26．在VHDL的IEEE标准库中，预定义的位数据类型BIT有
种逻辑值。
A．2 B．3 C．8
D．9
27．变量和信号的描述正确的是
B 。
A．变量可以带出进程 B．信号可以带出进程 C．信号不能带出进程 D．二者没有区别
28．关于VHDL数据类型，正确的是
D 。
A. 数据类型不同不能进行运算 B. 数据类型相同才能进行运算
C. 数据类型相同或相符就可以运算 D. 运算与数据类型无关
29．一个项目的输入输出端口是定义在 。
A． 实体中 B．结构体中 C．任何位置 D．进程体
30．VHDL运算符优先级的说法正确的是
C 。
A. 逻辑运算的优先级最高 B. 关系运算的优先级最高
C. 逻辑运算的优先级最低 D. 关系运算的优先级最低
31．VHDL的实体说明部分用来指定设计单元的
。
A．输入端口
B．输出端口 C．引脚 D．以上均可
32．MAX+plusII是 。
A．高级语言 B．硬件描述语言 C．EDA工具软件 D．综合软件
33．不完整的IF语句，其综合结果可实现_________。
A．三态控制电路 B．组合逻辑电路C．双向控制电路 D．时序逻辑电路
34．在VHDL的进程语句格式中，敏感信号表列出的设计电路的
信号。
A．输入 B．输出 C．时钟 D．输入和输出
35．描述项目具有逻辑功能的是
。
A. 实体 B.
结构体
C. 配置 D. 进程
36．在设计输入完成之后，应立即对设计文件进行
。
A．编辑
B．编译 C．功能仿真 D．时序仿真
37．MAX+plus II中编译VHDL源程序时要求
。
A．文件名和实体可不同名 B．文件名和实体名无关 C．文件名和实体名要相同 D．不确定
38．在VHDL中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享，可以把它们汇集在
中。
A．设计实体
B．程序库 C．结构体
D．程序包
39．在VHDL标识符命名规则中，以 开头的标识符是正确的。
A．字母
B．数字 C．字母或数字
D．下划线
40． MAX+plus II的仿真波形文件类型是
。
A．.vhd
B．.gdf C．.scf
D．.v
41．MAXPLUSII中原理图的后缀是
B 。
A． DOC B． GDF
C．BMP D． JIF
42．下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程：
A 。
A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
B．原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试
C．原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试
D．原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
43．VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库： 。
A．IEEE库 B．VITAL库 C．STD库 D．WORK工作库
44．下列关于CASE语句的说法不正确的是 B 。
A．条件句中的选择值或标识符所代表的值必须在表达式的取值范围内
B．CASE语句中必须要有WHEN OTHERS=>NULL；语句
C． CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现
D．CASE语句执行必须选中，且只能选中所列条件语句中的一条
45．嵌套使用IF语句，其综合结果可实现 。
A．带优先级且条件相与的逻辑电路B．条件相或的逻辑电路
C．三态控制电路 D．双向控制电路
46．IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__A___。
A． 软IP
B．固IP C． 硬IP
D． 全对
47．状态机编码方式中，其中__A__占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。
A．一位热码编码 B．顺序编码
C．状态位直接输出型编码 D．格雷码编码
48．在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是 C 。
A．PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动
B．敏感信号参数表中，不一定要列出进程中使用的所有输入信号
C． 进程由说明部分、结构体部分和敏感信号三部分组成
D．当前进程中声明的变量不可用于其他进程