技术问题求大佬
fpga吧
全部回复
仅看楼主
level 2
神来之蛋123 楼主
写了一个纯组合逻辑计算一个结果，在代码块开头时把结果有效标志位拉低，计算完毕之后拉高，想通过检测标志位的上升沿判断计算结果是否有效，但现在的问题是拉低的时间太短了（小于一个时钟周期）导致上升沿抓取不到，请问大佬们这该怎么解决
2026年03月11日 09点03分 1
level 1
贴吧用户_5AG2ZD8
时间小于一个clk 你就等一个clk之后再拉高有效位
2026年03月13日 02点03分 5
神来之蛋123
我是组合逻辑，怎么延时啊[乖]
2026年03月13日 10点03分
贴吧用户_5AG2ZD8
你可以把你的代码发出来，我看下再给你回复
2026年03月14日 06点03分
1