还记得我大半年前发的帖子吗？10分钟前卸了两张ppt出来，我就不放了，看看过几个小时会不会有内鬼发给x上某些人
unified core超线程回归，multi thread效率相对于redwood cove+20%（跑分上大概是1.2x变1.4x，这样的话效率应该会比zen系列高）
unified core小核版本similar，相对于Coyote core
大核版本 target ipc +22% 对比coyote cove

这样的话zen7 target ipc应该比intel新core低10%以上甚至15%，Cougar cove ipc就比zen5高了，zen6 zen7也就是10%甚至大个位数的提升（mild这种谣棍直接当放屁，zen一代绝对不可能做到20%的ipc）

欢迎转发哈，我个人觉得我的历史消息源还是比较convincing的，我不是猫猫和mlid

活的到那么久吗

还在Discord群里吗

某些人是指MLID吗

intel打算继续使用tsmc工艺，unified cove 小核频率似乎还不如darkmont，但是target目标是推进极限ppa，目标是小核cpu晶体管密度comparable to 同期arm核心，陈立武应该是打算从根本改进intel的设计思路了，毕竟用台积电工艺能省一点面积是一点

coral rapids不用mesh了，和diamond rapids一样一条长方形io tile中置（这个io应该ifs自己造），8片一样的compete tile（台积电a14），封装应该用自己3d封装，会用intel 3pt 和高版本的18apt（类似arrow lake的22nm基板，做个超大的缓存片放下面（至少intel 3可以用很久了）总体布局有点像mi350计算卡，把hbm看成compute tile

核间延迟应该会比turin好点，但是估计还不如granite rapids，hpc要饭的市场太小啦

老陈上来后，可以说设计思路完全都对，都是针对intel现有痛点的几乎最好解决方案，就看能执行的怎么样了

zen架构也一定会遇到瓶颈的，这是必然，希望前东家抓住机会，amd到现在好像也没打算提前研究新基础架构，希望苏妈不要碰到老英golden cove之后一样的麻烦

有数据中心GPU的消息吗

这么看unified core的p e核区别相当大，e核ipc和coyotecove/arcticwolf差不多，但缩面积降频率，很好啊。和amd c核思路并不一样。

毫不怀疑这个IPC 提升，按照M4Pro 4.5G 13.7分，265K 5.5G 11.1分计算，M4pro的Brave-P比的Lion cove高50%的ipc 。这Target才相对lion cove提升45%，我只上好奇，在ARM核频率水涨船高的今天，griffin cove要付出怎么的频率和功耗代价才能达到这个IPC 。

intel自己的生产工艺还能重新牛逼吗？我自己用的149，非常好奇