rahxe rahxe
关注数: 3 粉丝数: 193 发帖数: 46,592 关注贴吧数: 70
台积电20至10nm芯片实际逻辑晶体管密度统计 图一是实际芯片的逻辑晶体管密度,图2、图3是intel PPT的数据。 可以看出,实际台积电实测数据和intel的PPT偏差都比较大,无论是20nm还是16nm、10nm。 唯一比较接近的则是A11的49Mtr/mm²和intel PPT中的48.1Mtr/mm²。apple除了A11,基本上都明显低于intel的PPT数据,而华为的麒麟则是明显高于intel PPT的数据。同代制程,LP密度一般高于HP的密度,所以华为麒麟的制程性能明显低于apple,但是密度更高成本更低。对比密度一般都是拿同代制程最高的密度来对比,很显然,intel并没有选取竞争对手最高的密度(或许它本身就不知道对方最高的逻辑晶体管密度,而它自己当然会选最高的密度)。 以台积电10nm的麒麟970的每mm²密度0.5686亿和intel自家PPT的14nm0.375亿,0.5686/0.375=1.516,即台积电10nm逻辑晶体管密度高51.6%。再YY两家差不多显然不合适了,只能说intel 14nm和台积电10nm差了半代。台积电初代7nm密度相比10nm提升60%,以970的密度来算的话0.91亿,二代的7FF+密度提升10%,即二代7FF+为1亿,和intel的10nm的1.08亿基本持平(10++密度基本不变)。 另外, “晶体管性能,驱动电流 – 晶体管的性能即开/关切换的速度,与其从漏极驱动的电流量成正比。设计新制程的一个重要考虑因素是增加驱动电流并降低每个晶体管的功耗。驱动电流是决定芯片最大运行频率的一个因素。” 上面这句话来自于intel官网,驱动电流,从图5、图6可以看出就是driver current,决定芯片最大运行频率的一个因素,所以intel拿来作为制程性能的参考。某些人不清楚,就质疑这个制程性能参数,问题是,你能拿出其他更有代表性的制程性能参数么?看到某**跟我扯什么器件性能,问题是,连intel都没提过,倒是用上了这个driver current参数,难道他比intel更懂? 最后面一张图是intel PPT未来7nm/5nm可能使用到的制程黑科技 除了图1,全部来自intel官网PPT截图。图一晶体管数量全部来自各自的官方数据,芯片面积则是来自chipwork的芯片拆解数据。
台积电20至10nm芯片实际逻辑晶体管密度统计 图一是实际芯片的逻辑晶体管密度,图2、图3是intel PPT的数据。 可以看出,实际台积电实测数据和intel的PPT偏差都比较大,无论是20nm还是16nm、10nm。 唯一比较接近的则是A11的49Mtr/mm²和intel PPT中的48.1Mtr/mm²。apple除了A11,基本上都明显低于intel的PPT数据,而华为的麒麟则是明显高于intel PPT的数据。同代制程,LP密度一般高于HP的密度,所以华为麒麟的制程性能明显低于apple,但是密度更高成本更低。对比密度一般都是拿同代制程最高的密度来对比,很显然,intel并没有选取竞争对手最高的密度(或许它本身就不知道对方最高的逻辑晶体管密度,而它自己当然会选最高的密度)。 以台积电10nm的麒麟970的每mm²密度0.5686亿和intel自家PPT的14nm0.375亿,0.5686/0.375=1.516,即台积电10nm逻辑晶体管密度高51.6%。再YY两家差不多显然不合适了,只能说intel 14nm和台积电10nm差了半代。台积电初代7nm密度相比10nm提升60%,以970的密度来算的话0.91亿,二代的7FF+密度提升10%,即二代7FF+为1亿,和intel的10nm的1.08亿基本持平(10++密度基本不变)。 另外, “晶体管性能,驱动电流 – 晶体管的性能即开/关切换的速度,与其从漏极驱动的电流量成正比。设计新制程的一个重要考虑因素是增加驱动电流并降低每个晶体管的功耗。驱动电流是决定芯片最大运行频率的一个因素。” 上面这句话来自于intel官网,驱动电流,从图5、图6可以看出就是driver current,决定芯片最大运行频率的一个因素,所以intel拿来作为制程性能的参考。某些人不清楚,就质疑这个制程性能参数,问题是,你能拿出其他更有代表性的制程性能参数么?看到某**跟我扯什么器件性能,问题是,连intel都没提过,倒是用上了这个driver current参数,难道他比intel更懂? 最后面一张图是intel PPT未来7nm/5nm可能使用到的制程黑科技 除了图1,全部来自intel官网PPT截图。图一晶体管数量全部来自各自的官方数据,芯片面积则是来自chipwork的芯片拆解数据。
1 下一页