xilinx吧
关注: 777 主题: 1,528 帖子: 1,528
时下热门
最新回复
最新发布
0
2014-05-27
ERROR:Xst:871 - "top_clock.v" line 48: Invalid use of input signal <CP> as ta……
2
2014-05-05
玩xilinx的都在哪呢?
0
2014-04-20
怎么添加总线引脚?选择方向 命名后 就是添加不了
🧑wc_ppc100
1
2014-03-19
🧑Gibson669
2
2014-01-21
xilinx ISE9.1i如何建立一个Coregen IP?
0
2014-01-02
求一个xilinx ise 编写的万年历程序 由七段数码管显示 邮箱[email protected]
2
2013-12-26
这段时间在调试FPGA与PC的千兆网口通信,用到Virtex6 Tri Mode Ethernet IP Core,遇到诸多问题,例如: 1、我用的是xi……
0
2013-10-16
🧑hyx_0408
2
2013-09-09
请问PROM摆放的位置,最多能离FPGA多远。具体的,比如CCLK信号能走多远?
🧑278655853
0
2013-07-20
大家好: 大家好,我们公司是销售电子元器件的,销售:TDK MURATA IR TI ST ADI XINILX YAGEO 我公司可以为客户配单,销售为……
3
2013-05-28
XILINX 3S400AN能解密吗?这个芯片能解密吗?有偿破解有的联系我,谢谢!QQ172136901
1
2013-05-11
只要用除号“/”,原理图查错的时候就显示:Operator <DIVIDE> must have constant operands or first o……
🧑icy361
1
2013-05-08
下面是除法器程序,单独check Syntax没有问题,生成symbol后,跟其他元件画的的原理图,synthesize-XST就出现错误,为“line ……
🧑icy361
2
2013-04-27
我在用ISE12.3对VHDL编写的Leon3进行综合,Leon3所给的文档中有design/ml510文件夹,里面有一个Leonmp_ise.tcl文件……
🧑xujinna
1
2013-04-04
我是菜鸟,在帮着老师做实验。 我首先搭建了一个硬件平台,然后打开SDK,编写软件,编译生成elf文件。 然后回到EDK,在project那个窗口里,把编译……
0
2012-10-19
2
2012-09-24
产品特点: EDA-D系列是深圳市启点时代科技有限公司针对电子竞赛、IP验证、FPGA教学和开发设计的一系列开发板,该系列开发板分为核心板和底板设计,核心……
0
2012-08-25
🧑小石轩
1
2012-08-24
一个人都米有。。
🧑小石轩
2
2012-08-23
🧑小石轩
0
2012-08-23
🧑小石轩
0
2012-08-23
🧑小石轩
1
2012-08-22
🧑小石轩
0
2012-08-22
🧑小石轩
0
2012-08-22
看看这个贴吧有人没~
🧑小石轩
1
2012-05-31
ISE综合时候出现这些警告是怎么回事? WARNING:Xst:37 - Unknown property "black_box". WARNING:Xs……
0
2012-04-01
xilinx有,altera难道不需要么?avalon交换架构屏蔽了细节?
首页 9 10 11 12 13 14 15 16 尾页