verilog吧

3

2010-05-15

求：如何使用Verilog进行fir滤波器的仿真

我是新手，按照书上弄了一段代码，可以不知道怎么弄出仿真来。。希望有人给我指导。。。

🧑jianzi25697

0

2010-05-11

跪求高手

我要做2*2 4*4 时分空分数字交叉矩阵的仿真用Verilog语言编程求高手 QQ联系58233548 价格好商量

🧑xin6232402

0

2010-05-11

跪求编程高手

我要做2*2 4*4 时分空分数字交叉矩阵的仿真用Verilog语言编程求高手 QQ联系价格好商量

🧑xin6232402

2

2010-04-28

求助，用Verilog设计一个FIFO接口

利用RAM设计一个FIFO，要求所设计的FIFO为同步FIFO。该FIFO还要包括读使能fiford和写使能fifowr输入控制信号，输入输出总线分别为i……

🧑panhangrong

1

2010-04-19

急急急！！求代做verilog程序~~~

跪求高人帮忙。。。代做verilog程序。。。可以的话请写明联系方式~~

🧑贴吧用户_007CP5R🐾

2

2010-03-25

quartusii的功能仿真问题

请问quartus里面的仿真模式功能仿真和时序仿真有什么区别都在什么时候用啊？就是什么程序用功能仿真什么时候用时序仿真啊？谢谢回答

🧑16ysa

0

2010-03-09

求助，找高手做个程序

FPGA通过RS232串口和PC通讯的程序。

🧑yidao_zz

1

2009-09-29

verilog HDL交流群群号：32798365

rt

🧑qqq44488

1

2009-08-19

从来没见过的错误

Error: Run Analysis and Synthesis (quartus_map) with revision "tryfact" for -……

🧑youzaiyong3616

1

2009-08-08

急求高手来帮个忙 VERILOG基础程序电子表

用的是4位8段数码管，实现小时和分钟，现在实现了暂停，还差设置时间。就是当暂停时，在暂停的时间上加减时间开始运行后时间在加或减的基础上继续计时比方12……

🧑ILCLHL

0

2009-07-20

从来没见过的错误

Error: Run Analysis and Synthesis (quartus_map) with revision "tryfact" for -……

🧑youzaiyong3616

0

2009-05-13

电梯门控制的一段代码，帮忙解释一下

module Door_Control( Reset, En, Clock_1Hz, Floor_Arrive, Slave_Request_A……

🧑网一大梦

4

2009-05-12

高人帮忙，求教段代码的含义

这是电梯运行控制模块的一段代码 module Lift_Run_Manage( Reset, En, Now_Floor, Now_Direction, ……

🧑网一大梦