verilog吧
发扬硬件描述语言魅力
关注: 5,368 主题: 17,986 帖子: 17,986
时下热门
最新回复
最新发布
5
2011-04-21
5
2011-04-18
比如说always@ (posedge test)........我想请教的是,always里面的执行语句是在test=1后执行,还是在test=1之前就……
0
2011-04-13
怎么用verilog hdl 控制转速???请给简单的描述就行了
🧑87192570
5
2011-03-29
输入时钟信号 1. 0-5us 输出信号h1 2. 5-20us 输出信号h2 3. 20-100us 输出信号h3 4. 大于100us 输出信号h4 ……
3
2011-03-27
译码器将一个确定信号或对象的代码“翻译”出来,变换成对应的输出信号或另一种代码的逻辑电路。译码器大致分为变量译码、码制变换译码、显示译码等。在ASIC设计……
1
2011-03-05
     module sjzjsq (Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7,C,C1,CP,R,EP,ET);      input   CP……
🧑ccccbest
0
2010-12-28
元件例化语句的特点 用元件例化语句设计基本逻辑电路 用verilog设计输入激励、 好心人帮忙给几个实例让我背背吧,马上就要考试了,会出这样的题。
🧑xixiber
2
2010-10-28
型号FYD12864——0402B。。 用fpga控制, 简单的显示程序
1
2010-10-28
各位大侠,作业来的,但本人真的对Verilog一窍不通,如题,希望高手发至我邮箱:[email protected]
2
2010-10-26
想请人看看这个程序是不是对着的,不会画仿真波形图,有人能帮个忙吗?小妹初学者,第一次用这个软件,看了半天这个程序,也不知道对不对,急求急求,在线等待
🧑末末香
0
2010-10-19
本人最近在设计一个译码芯片的电路,其中有一部分功能要求通过数据总线进行读写操作,具体如下:(简要写下) inout DB; output LED; ass……
🧑26020331
2
2010-10-04
module cc(d,b,c); output [6:0] b,c; input d; reg [6:0] b,c; wire d; always @(……
🧑783cc
1
2010-09-26
最近要做一个Verilog的实验,其中有一部分要求在数码管上显示30秒的倒计时,请问高手们如何将30秒倒计时显示出来?关键是我不知道如何将一个两位数送到数……
0
2010-08-09
🧑zhaobo87
2
2010-07-24
这是完成 置数防抖动可逆加减计数器,一直找不到哪里错了,编译不过啊
🧑yaojl2010
0
2010-06-23
三、智力竞赛抢答器 要求: 1.五人参赛每人一个按钮,主持人一个按钮, 按下就开始; 2.每人一个发光二极管,抢中者灯亮; 3.有人抢答时,喇叭响两秒钟;……
2
2010-06-21
🧑gsm107
2
2010-05-27
有没有人用Verilog hdl 设计MSK调制解调 我遇到了很大的困难 希望设计过的人可以指导一下~~
首页 62 63 64 65 66 67 68 69 尾页