verilog吧
发扬硬件描述语言魅力
关注: 5,366 主题: 17,992 帖子: 17,992
时下热门
最新回复
最新发布
0
2023-01-12
汇编语言 8086汇编，x86汇编设计， MIPS
🧑verFPGA
11
2023-01-09
求用Verilog做一个4位密码锁 ，数字是1到8，输入的数
求用Verilog做一个4位密码锁 ，数字是1到8，输入的数字依次在数码管上显示出来，密码错误，蜂鸣器警报，包括仿真代码
🧑jycyh☞
0
2023-01-07
verilog， FPGA项目开发，代码讲解
verilog， FPGA项目开发，代码讲解，仿真，Mentor ModelSim，Vivado，Quartus，数字ic设计，前端，AMBA(APB A……
🧑verFPGA
5
2023-01-06
萌新毕设求问
用Verilog做指纹门禁系统买什么板子，我程序用的quartus II，自己搜知网都是单片机做的没找到什么例子，Verilog应该是可以做这种的吧
🧑贴吧用户_53aPJeA
0
2023-01-05
FPGA verilog代码
FPGA verilog代码出售 出售本人编写的verilog代码，仅文件包含.v代码部分和说明，仅用于学习。项目目录持续更新，价格面议。 本宝贝提供代码……
🧑verFPGA
0
2023-01-05
FPGA verilog设计quartus项目开发
FPGAverilog设计quartus项目开发vivado代码仿真各类fpga相关开发，部分成品可移步主页，开发需求欢迎私聊。本人985电子信息类专业，……
🧑verFPGA
2
2022-12-31
小小白求助
设计一个1ms定时器，要求可同步置位，异步复位，系统时钟频率为50MHz，跪求大佬出手相助
🧑很多很多保护
9
2022-12-25
FPAG
EDA帮忙了，需要的私聊我或者看我主页
🧑电子大神
4
2022-12-19
有无verilog编程代写啊，有偿的，求求了。本人大二写作业
🧑取麻烦二字
5
2022-12-19
verilog 求助会做实验报告 有偿！！！
本人大三 现有期末实验报告未完成，有偿有偿有偿 会的私聊
🧑情非得丶已SB
1
2022-12-15
新手求帮助
有没有大佬知道很多个case在一起的时候是按顺序执行还是并行；同级的if是按顺序还是并行；case和if同级时候是并行还是按顺序；这里的同级指的都是最大的……
🧑知足zy1
2
2022-12-14
有没有大佬知道这是什么问题啊
module Euler ( input wire clk, input wire [31:0] x, //定义输入量，单精度32位浮点数 input w……
🧑煮酒吃😄
2
2022-12-11
求助，这个state为啥无法赋值
这个if模块为啥只跑一半？led=1跑了，state始终是0。然后把仿真图缩略的时候state有一坨绿色的，但还是等于0
🧑可爱的deepdark
4
2022-12-08
课程设计求助！！！
六、 脉冲按键电话显示器 1、 设计一个具有8位显示的电话按键显示器； 2、 能准确地反映按键数字； 3、 显示器显示从低位向高位前移，逐位显示按键数字……
🧑yjk8654
1
2022-12-07
想问下 always执行顺序
两个always在同一个clk时钟作用下，一个是阻塞赋值，另一个是非阻塞赋值，阻塞赋值的结果会影响另一个always语句，想问下编译器是怎么执行的
🧑55874uu
11
2017-04-08
精信任值排名
第一名：@恶心的狐狸2 第二名：@Panda_99999 如果大家有问题，可以@，如果问题简单，我想大神们会不吝赐教的，如果问题太难，我想大家自觉献出大洋……
🧑七夜子风
1
2022-12-03
有偿求用verilog做EDA
产生驱动步进电机的4路PWM波形。功能要求：掌握PWM波形的产生原理，用verilog语言代码产生4路驱动步进电机的PWM的仿真波形，下载到试验箱上驱动实……
🧑随便改
0
2022-12-02
萌新请教
DE2-155的pin_Y2和pin_AG14等引脚是时钟引脚，DE2-EP2C35F的pin_d13和pin_n2引脚是时钟引脚，那么pin_e1是时钟……
🧑柳叶丨
0
2022-12-02
老哥们，这两个框图频率怎么看
为什么第二个频率高，不应该是第一个更快吗
🧑果蔬浪子
2
2022-11-26
求老鸟指点一下，我这个错误expecting end咋回事啊
🧑吉吉本国王🎏
4
2022-11-25
Verilog设计74161
Verilog设计74161 只需要截屏程序过程、步骤、仿真波形和运行结果 急需
🧑贴吧用户_QGDM5QZ
2
2022-11-25
有大佬会写的吗？
1.设计一个串并转换电路（一位串行输入多位并行输出）。要求：1位串行输入，8位并行输出。 2.设计一个并串转换电路（多位并行输入一位串行输出）。要求：8位……
🧑贴吧用户_5P26bt8
2
2022-11-24
新手求教捏
吧友们，想问一下为什么i=-4不能循环
🧑知足zy1
5
2022-11-16
3选1多路选择器
怎样用verilog设计一个3选1多路选择器？新人小白自学，不太懂，请各位指教
🧑星西雅
1
2022-11-14
有没有数字霓虹灯设计啊
🧑贴吧用户_aMMDCDR
1
2022-11-13
大佬们，我不知道为啥仿真出现port not found in m
好怪，怎么改都查不到，求大佬帮我看看为啥
🧑鐳電
0
2022-11-04
有偿 用Verilog设计74161
联系方式微信19823943740
🧑wpdhdjsjdi
2
2022-11-03
能看一下有啥问题吗
ip核不知道能不能这么调用 错误报告是 Error (10170): Verilog HDL syntax error at Eeler.v(16) ne……
🧑煮酒吃😄
1
2022-10-28
verilog vivado入门实验 有偿！！！
有实验指导书 有详细步骤 内容 快点私聊我 是数电的实验
🧑溺宠于她
4
2022-10-26
有没有大佬看看
这到底是怎么回事，有没有大佬帮帮，我也不会用这个软件
🧑StarlighYN
首页 1 2 3 4 5 6 7 8 9 10 11 尾页