verilog吧

5

2013-11-20

求大神赐教

编写计数器cnt 12，要求十二进制，包含进位信号co，同步信号rst，使能En，求大神解惑

🧑醉红_向日葵

2

2013-11-20

问个问题，一个模块的输出转成该模块的输入要怎么做

🧑99租号ლ

2

2013-11-20

求助用verilog编写推箱子的游戏

如题，求大神指导

🧑真D丝如雨

2

2013-11-13

希望从事数字系统设计工作的前辈或同样学习电子设计同学指点一下

高考时因本省分数线太高，上了个不咋地的学院。学到大二发现对FPGA很感兴趣，现在大三了。十分想继续学习FPGA,可是没有老师指导（一共就没几个老师懂这个……

🧑末日之战9

1

2013-11-13

2位计数器带进位的进位那怎么编啊

求大神啊

🧑w耍流氓的兔子

4

2013-11-13

求大神帮我解决一下移位寄存器的问题。

我想设计的是一个用于简易电子锁的数据接收模块，这个模块的功能是：按一次键盘上的按键（当data输入数据时EN_data_get会为0），按下开锁键后进入开……

🧑末日之战9

2

2013-11-13

想问问这吧的人都想做FPGA工程师或者数字IC前端吗？

数字IC是不是门槛太低了啊？哈哈今年华为数字IC收了一万份简历呵呵都认为verilog很好学啊啊哈哈哈哈哈

🧑增援曾媛

5

2013-11-13

verilog 事件触发问题

@(clk) x = 1; always @(clk) x = 1; 这两句话一样吗，就是说能否省略always?

🧑子阳hit

3

2013-11-13

【菜鸟求助】七段数码管显示译码器verilog写法，哪里出错了？

input [7:0] DispA,DispB; output [6:0] A1,A0,B1,B0; case(DispA[7:4]) 4'd0: A1=……

🧑子阳hit

1

2013-11-13

有熟悉systemverilog的大神吗？请教一个问题，不甚感激

在使用DPI-C时，想在SV和C之间传递64位参数，使用的是longint类型（C中对应为long int）但是每次传递64位之后，无论是SV到C还是C到……

🧑meistinchen

3

2013-11-13

帮忙看一段关于赋值的程序

always @(posedge key1 or posedge rst) //个位加 begin if(rst) begin data0[3:0]=0;……

🧑BUWANYY

1

2013-11-13

夏老师的Verilog 数字系统设计教程第三部分练习六报错

网上看了很多帖子都在问这样一个错误loop with non-constant loop condition must terminate within ……

🧑497866364

0

2013-11-12

有没有人用Verilog写过nrf24l01的收发程序

同题，求大神帮忙

🧑heedle

2

2013-11-06

新安装的软件maxplus 运行verilog程序出现这个错误求大神指教

error:line2:file c:\maxplus2\d_ef.v:verilog hdl syntax error:input<—

🧑飞狼啸天

0

2013-11-04

求答案啊

谁有 EDA技术实用教程——Verilog HDL版（第四版）潘松版课后习题答案，不胜感激啊

🧑挥手过去WJ

18

2013-10-30

我现在是吧主了，打广告的进来，讨论问题，不讨论，我直接删帖

给你们2条路 1.只能发一次广告 2.我要建立助人排名制度，如果想加入请告诉我。这个制度具体做法就是，你要帮助新人解决一些简单的问题，换取信任值，信任值……

🧑七夜子风

1

2013-10-17

modelsim for linux

官网不提供linux版本的下载了，有人能共享一下吗？最好是6.2b，因为我们书上用的是这一版......万分感谢！！

🧑贴吧用户_0EPEy1W

0

2013-10-09

求教大神！关于数值表达的问题。

1.reg[7:0] A;A = 2'hFF; A的正确时值是8'b0000_0011A = 8'bz0; A的正确时值是8'bzzzz_zzz0;

🧑Hello_Lighters

0

2013-10-09

菜鸟求教+testname=test1.vec +clk_t = 10这是什么表示方法？

知道的大神帮忙解答一下吧，+号有意义吗？

🧑Hello_Lighters

2

2013-09-30

求verileg按键消抖程序

module key(clk,key_in,key_out);//时钟谢谢了。

🧑497866364

1

2013-09-29

求大神帮忙！！！关于敏感变量的问题~~~~~~~~~标题要长~~~~~~~~~

我要编写一个fpga控制键盘输入的程序，但是键盘输入有12个敏感变量，下面这段代码提示错误 always @(posedge clc or posedge……

🧑remindst

0

2013-09-29

IEEE Standard Verilog HardwareDescriptionLanguage中文的有吗

这个文档有中文版的吗

🧑2create

2

2013-09-27

急求 verilog中的1602显示的问题

用verilog写的程序1602显示的程序，仿真时可以显示输入输出，用1602显示不出来东西什么原因？

🧑冲出爱情海

1

2013-09-27

lcd1602显示时接入的频率是多少？

🧑冲出爱情海

2

2013-09-26

求大神看看它的作用这个程序的作用，感觉显示的不多

//一位数码管试验//利用分频计数器得到数码管，效果 //视频教程适合我们21EDA电子的所有学习板 module shumaguan (clk_50M,……

🧑冲出爱情海

1

2013-09-18

求教啊，下面是程序。想实现00—99的循环计数。但实现不了啊

module tube(clk,dig,sel);//顶层模块decoder decoder_tube(dig1);//调用译码模块wei wei_tub……

🧑497866364

0

2013-09-14

问个问题

从0到9999年份中，输入一个判断是闰年，怎么设计算法好？

🧑笃烈太史慈🍁