verilog吧
发扬硬件描述语言魅力
关注: 5,368 主题: 17,986 帖子: 17,986
时下热门
最新回复
最新发布
1
2014-03-27
这个活动很给力,小伙伴们不要错过哦!
🧑bdhlc
9
2014-03-26
🧑墨__梅
0
2014-03-26
这里面大家可以提供或者是共享自己的学习资源,也可以下载学习资源,由于是刚刚建立起来的,所以需要大家支持一下哈!!!http://tieba.baidu.c……
2
2014-03-25
我们系计算机组成要做一个流水线cpu我的想法是让寄存器延迟赋值,用#时钟周期 来实现,但是综合时候不能用#了。。。总之有木有方法能实现: wire a; ……
2
2014-03-22
设计要求: (1) 设计语言为VerilogHDL,仿真软件为ISE自带仿真软件iSIM; (2) 该设计要求下载到硬件开发板上,需给出仿真波形图,要求当……
🧑MM筱萱
0
2014-03-20
0
2014-03-19
0
2014-03-14
群里有没有专业设计电子产品的,最好有过多业务视频光端机产品设计经验,
🧑whyx321
5
2014-03-14
0
2014-03-13
本人初学FPGA,这是FPGA的一个verilog程序 ,求大神解释一下!各种不懂,谢谢! module LED_4(
10
2014-03-13
module ad_mokuai(clk,convert,eoc,rd,rst_n,data_in,data_out); input clk; input……
4
2014-03-13
数据从地址0 从RAM里读出,然后进过9个时钟的处理后写回原地址。 问:怎么实现数据的连续读写?(就是每来一个CLK,地址改变一次)
1
2014-03-13
在verilog中声明一个寄存器类型,但不赋值,默认是高阻还是X? rt
🧑345349597
2
2014-03-11
有没有哪位好心的大哥大姐帮我讲解一下数字电路中的相位是怎么一回事。小弟不胜感激。
1
2014-03-10
在定义寄存器时,怎么把数学模型dy/dt=by(t)+10x(t)z(t)编程
0
2014-03-10
有人招聘verilog,vhdl设计工作人员吗,帮你做,只要给工资就行
0
2014-03-09
承包各类硬件设计verilog, vhdl语言设计,包括前仿,后仿,状态转移图,请私信或QQ联系 2329325916
1
2014-02-27
将一张长6分米,宽4分米的纸片围成圆柱形纸筒,有几种围法?它们的体积大小一样吗?试一试,然后通过计算说明理由
🧑tcwd424
2
2014-02-23
⑴正常情况下保证主干道的畅通; ⑵当步行街道上的行人要穿过主干道时,通过设置的按钮来发出请求。 ⑶当有人按下此按钮时,主干道变为黄灯,设置计数器计时时间为……
8
2014-02-20
要用verilog编写一个音乐播放器,问题出在暂停键(pausebtn)按下去的时候播放暂停,再按就继续,所以我在code的第二个always里面让pau……
🧑wythhh
3
2014-02-06
rt,最近弄寄存器遇到这个问题,有点捉急,新手求助啊
0
2014-02-05
已经搞懂了如何用时序逻辑来实现,但是组合逻辑是如何实现的,一直不能想通= =
8
2014-02-02
本屌是做软件的,由于项目中要做一点点硬件的东西,而且时间很急,过年回去上班就要交,求各位大神帮忙解决一下 并送上最真切的新年祝福! 问题描述如下: a和b……
4
2014-01-19
为什么仿真出来的波形是字母?
🧑鸥大侠
0
2014-01-13
fpga开发全攻略_馆档网 来自:http://tieba.baidu.com/mo/q/checkurl?url=http%3A%2F%2Fwww.g……
4
2014-01-09
“if(x<3) 执行x” 可以成功 但如果定义一个reg a=1'd3,然后 ”if(x<a)执行x“ 则运行失败。。这是为什么呢?
🧑fbahef
0
2014-01-07
🧑Duren1991
0
2014-01-07
期末了,又有课设,求大神帮忙解决一下问题 实践教学要求与任务: ISA总线接口电路,数据总线8bit,寻址空间0-4100,完成对寄存器/SRAM的读写操……
首页 51 52 53 54 55 56 57 58 59 60 61 尾页