verilog吧

1

2016-04-13

各路大神，两个模块间的信号无法传递是怎么个原因

AD采出来的数据要传送给PID，但PID貌似没接收到，它的输出值为零，想不出个所以然

🧑零818柒柒天

39

2016-04-12

关于Verilog/IC设计，你想学到什么？

之前在自己的博客开放了答疑专区，提问的人很多，但是很多问题的质量堪忧。不少人只是拿一份网上抄来的代码，往上一粘就问：”这个代码编译报错，求大神解救！“，一……

🧑kudo1017

2

2016-04-12

初学者做毕业设计想问一些问题

我是做一个2fsk调制解调器，大概就是输入信号为1时，输出一个频率的波形F1。输入信号为0时，输出另一个频率的波形F2，我之前做过vhdl的verilog……

🧑贴吧用户_0XbtMXJ

10

2016-04-10

大家好，本人新手，弄个pwm的代码，才10行，调了半天也不行

各位帮忙看看这个代码能实现pwm调制么，十分感谢，新手可以一起交流学习， module pwm(clk,clk5s,duty,pwmout); reg [……

🧑WXGYTJ

4

2016-04-09

程序问题求解

图片分别为译码器和测试程序，编译通过了，但仿真没有结果

🧑Guit_滑

2

2016-04-09

modelsim代码编写自动缩进设置

求带初学者。告知一下如何设置自动缩进modelsim10.4

🧑mianbaodaxia1

1

2016-04-08

求解这段代码initial $monitor($time,,,"wave=%b",wave);

🧑wangchuncpu

4

2016-04-08

超级小白求看这个代码功能

rt，这个代码可以实现设计一个4位加法器（无进位输入）的功能吗？

🧑学会_learn

6

2016-04-08

毕业设计需要。有会的吗。xil

毕业设计需要。有会的吗。xilinx Fpga。数字接收机的下变频模块设计与实现。求程序。

🧑森林猫tt

7

2016-04-07

用verilog做一个spi接口程序，看看我哪里错了

🧑niuye0907

4

2016-04-07

求教verilog 语言问题

求助:这是程序中的一段，原文是 "parameter T1MS=16'd19_999."这里的16是位宽，d是十进制，后边那个下划线怎么理解？还有els……

🧑w809103934w

1

2016-04-04

新手上路

HDLCompilers:26 - "jkhjh.v" line 28 expecting ';', found ')' 在ise上试着敲一下，这个错误一……

🧑天黑不闭眼º

3

2016-04-02

请问怎么改程序可以让流水灯一秒

请问怎么改程序可以让流水灯一秒闪一次？

🧑红尘丶青花

1

2016-03-31

Verilog功能模块里

if往往要有配对的else if（reset_i）对一块内存清0操作，else该如何写？

🧑狱血魔神921

8

2016-03-28

求助几个初学verilog的简单实验帮忙，学生党可以支付酬劳别太贵~

期末复习考试没时间搞这东西，求大神帮忙吧，都是初学的简单的实验

🧑ahqfyyg

1

2016-03-24

求助啊

date_out<＝8'h05是什么意思？8位2进制的啥给了date_out？？

🧑韶钧绕轻舟😄

4

2016-03-23

Verilog 数据错位问题？求解答

本人想通过一个PWM信号脉冲进行触发数据值得切换，但是发现数据错位，数据整体向右移动了一位，代码上面自己找不到问题出处，求解答，代码如下： module ……

🧑freefree的故事

2

2016-03-22

求大神帮小白看下错误

🧑蓝胖太蠢

4

2016-03-18

求大神给小弟做个基于fpga的碰撞式流水灯设计的课程设计

用verilog语言，谢谢大神了

🧑你会玩么

0

2016-03-13

VERILOG设计答疑解惑

qq:2356650356

🧑lgy198612

0

2016-03-10

求帮忙Verilog 实现LMS自适应滤波

我在MATLAB中实现了LMS自适应滤波，得到的数据也是我想要的；但是在Verilog中出来的结果差的很远，主要问题是权值在MATLAB中是小数，而在Ve……

🧑8B511

16

2016-03-09

关于数字锁相环

今天看学习资料时，看到“用数字锁相环产生32路有固定相差的时钟”，我平时对锁相环底层不是很了解，，就是直接调用以完成简单的倍频功能。请问大神们，如何使用锁……

🧑星之宇杰♬

0

2016-03-07

带进位的16位同步加法器

求帮忙

🧑纯属游戏而

4

2016-03-06

小白求助一个32位加法器的问题

写加法器的时候可以用循环语句写32位加法器吗？如果可以的话怎么写的啊，初学Verilog，语法不是很熟……

🧑红色贝斯特656

0

2016-03-01

cordic Verilog 求助

各位前辈，我初学FPGA，由于项目需求，需用CORDIC算法实现SIN输出，在网上找了例程，修改后MODELSIM仿真成功，但是对精度和流水级数存在疑问，……

🧑zn_dream

2

2016-02-27

请问redundant digits in numeric literal应该怎么解决

🧑汉密尔顿0718