verilog吧
发扬硬件描述语言魅力
关注: 5,368 主题: 17,986 帖子: 17,986
时下热门
最新回复
最新发布
1
2016-06-09
4
2016-06-09
大神们,,,有没有Verilog语言的编程软件,,,,有大神经常看帖吗??本人过两天有数字逻辑上机,编写简单的程序,有人可以教吗?
2
2016-06-07
2
2016-06-02
有会的吗 求带 求教学 临近答辩了 徒伤悲
0
2016-06-02
刚学不久,有大神给看下么,如题!
0
2016-06-01
求一个verilog HDL 写的fsk调制解调器设计程序
2
2016-05-29
我想问问用FPGA做游戏,VGA显示,用什么VGA显示器啊?
3
2016-05-29
1
2016-05-28
这里显示的错误是: [Synth 8-3380] loop condition does not converge after 2000 iteratio……
🧑帅个70
7
2016-05-27
quartus编译出来的都是什么,如果我想知道用了多少门电路从这里可以看出来吗
7
2016-05-25
编写verilogVHDL的软件,哪位大神有,帮忙给个链接
🧑a椅栏
32
2016-05-23
12
2016-05-22
求一个RS编解码器的程序,能实现编码和解码功能,不论系数哦
0
2016-05-22
module seg7v ( input clk, input [3:0] data1,data2,data3,data4,data5,data6,out……
🧑且可秀
2
2016-05-21
module shuzi(input CLK,input sign,output reg [11:0] display_out,output HZ,out……
🧑陌风DY
5
2016-05-19
1
2016-05-18
正在做rs(204,488)的解码器,发现纠错功能实现不了,能纠错但是纠错的不对,有人能提供帮助吗
1
2016-05-18
原理图产生vhdl程序时没有错误但是编译代码时出现了错误,求大神帮忙。附源程序及原理图
🧑翡泪
0
2016-05-18
module top (flash_led,run_led,clk,reset) input clk,reset; output flash_led; o……
🧑sparkyou
0
2016-05-17
请问verilog中的?:?:是怎么回事? assign Databus = (Address_on_Databus) ? Address : (ALU_……
2
2016-05-15
画?的部分是什么意思啊
2
2016-05-14
qq:2356650356
7
2016-05-13
就是坑爹的红线问题额。。。吧里有大神专门发微博细讲了,可是楼主菜鸡还是发现不了问题,没办法只能求助了。
🧑asswecant
2
2016-05-13
最近用verilog编了一个程序大概1000行左右 我用quartusii软件编译后看到模块的最大工作时钟频率大概64mhz 大神有没有什么办法使工作时钟……
首页 29 30 31 32 33 34 35 36 37 38 39 尾页