verilog吧
发扬硬件描述语言魅力
关注: 5,364 主题: 17,988 帖子: 17,988
时下热门
最新回复
最新发布
2
2024-04-23
求quartus2程序,用这俩板实现,代码要适配下载就能用的
1
2024-04-23
求可以辅导写Verilog顶层文件的大佬,有偿
1
2024-04-18
我写完用modelsim仿真,仿真总是有问题,问老师老师让我自己看,我要知道问题在哪,我犯得着问您嘛 哪位大佬帮我看看代码哪里出问题了,感激不尽。 功能要……
2
2024-04-16
自己写的LBlock加密和testbench,编译通得过模拟显示Illegal output port connection for 'res' (1st……
0
2024-04-10
有偿200 用verilog写 软件是quartus2
🧑WoddLo
1
2024-04-09
哪位大佬能帮忙教一下这道题代码怎么写
3
2024-04-07
求助大佬,怎么实现这个k倍点的计算,倍点和点加模块已写好。
2
2024-04-06
找了个导师突然让我一个大二没学过数电的菜鸟学verilog再什么都没说,请问需要下载什么软件啊,有什么推荐的课程
1330
2024-03-29
在这个贴吧答题也有很长一段时间了,但是同学们,你们把代码往这里一贴,简单说一句,编译不过,求大神,就完事了,我们看代码看得不知道有多么辛苦。 以后如果有人……
🧑kudo1017
4
2024-03-22
使用LED,数码管,按键,蜂鸣器结合的项目。有偿有偿有偿!!!
1
2024-02-29
我想请问一下,因为毕业设计要求实现aes加密的FPGA实现,需要板上测试,用的是quartus II 软件,要准备什么板子啊。
2
2024-02-15
module month(clk,rst,en,data1,data0,monthout,cout); input clk,rst; input en; ……
1
2024-01-19
请问一下大家这个该怎么做。。。刚开始自学,只看了基础的语法,一上手就不会了 目前不明白的主要是: 1. a和b这两个信号好像并不是周期性的,而且我也没发现……
🧑3725
165
2024-01-09
1
2023-12-28
图里的en信号在仿真程序里面怎么写
🧑k1mou◎
2
2023-12-25
1
2023-12-22
运行到这两条语句的时候,寄存器8和寄存器3的内容会无限增大,有没有佬知道是为什么啊
3
2023-12-17
有没有大哥帮忙完成一下verilog 实验啊
2
2023-12-12
🧑twodogº
1
2023-12-11
实现一个小ALU,代码如下 ALU模块:算数运算模块:逻辑运算模块:测试:
🧑FallingA
1
2023-11-20
上图为模块代码 下图为testbench内的代码运行结果为什么32’d3和3的结果不一样呀?
40
2021-12-28
之前我在吧里免费回答了6年问题,帮助过的吧友们现在很多都毕业了吧!还有很多后来成了我的同行,真是令人感叹啊! 之前我一直是在吧里留下自己的博客网站让大家去……
🧑kudo1017
0
2023-10-28
0
2023-10-22
这是ALU里的一个减法,我用了两组数据来测试,其中一个进位C的输出是正常了,另一个2减1应该是有进位输出的,但是这里却输出为0?这是为什么?
1
2023-10-21
彩灯控制器如何赋值啊
🧑穆13
0
2023-10-21
为什么我设置彩灯,计数器的Q和译码器codeout是输出但是设置波形的时候却能直接赋值呢,还有如何设置Q初值为0呢
🧑穆13
8
2023-10-21
我们实验室买了ldpc的IP核但是不会用,译码总是错的
3
2023-10-21
5
2023-10-11
请问这种情况两个if是串行还是并行的
🧑知足zy1
23
2023-10-06
Determining the location of the ModelSim executable... Using: C:\intelFPGA\18……
首页 1 2 3 4 5 6 7 8 尾页