verilog吧
发扬硬件描述语言魅力
关注: 5,368 主题: 17,986 帖子: 17,986
时下热门
最新回复
最新发布
6
2018-01-09
小弟今年毕业。苦于调试了几天的程序 订了一个板子 程序本来已经编译好的 谁知道约束管脚的时候 那交通灯light1和light2的管脚和原本料想的不一样 ……
🧑loop114
2
2018-01-02
期末考试求助攻 有大神可以帮我不
2
2017-12-28
请问一下。quartus能调用modelSIM做时序仿真吗,quartus只有门级仿真啊
2
2017-12-26
0
2017-12-21
求大神解答
1
2017-12-18
会写74ls190芯片语言的?课程设计指定要用的
1
2017-12-17
有疑问的,有需求的共同讨论,设计提高,帮忙设计,绝大部分题目均可以。
🧑lgy198612
0
2017-12-16
写一个I2C读取温度的代码,反反复复调试终于成功了,然后复制代码到新建的project里,竟然用不了?!读取结果一直是FFFF。 写代码用的软件都是Viv……
26
2017-12-14
我说你们做东西有不懂的地方可以问,别一上来就说我要做什么什么,求大神做一个什么什么。 这里混着很多收费的大神,理你们才怪了。 还有那些中介,你们想挣钱,有……
0
2017-12-10
有什么错,怎么改
1
2017-12-07
一个一个开始亮,全亮了之后,一个一个开始灭
7
2017-12-04
怎么没有敏感列表clk和reset?
🧑fighters4
0
2017-12-04
使用verilog设计4位串并转换电路 ,输入clk_in和1位的data_in,输出为clk_out和4位的data_out
0
2017-12-04
更多资料获取1050168674 GVIM教程:http://tieba.baidu.com/mo/q/checkurl?url=http%3A%2F%2……
0
2017-12-02
求助ISE项目怎么将所有宏定义到一个.v文件中?两个问题请教一下:(1)写define的时候是写到module head()模块内部还是写到module的……
0
2017-12-01
请教大家一个问题 3’b000 :DIG_r <=8’b0000_0001 . . ... 这个赋值过程中 : 是什么意思? :和DIG_r什么关系? 小……
1
2017-11-30
🧑tyj0423
0
2017-11-27
本次公开课主题: 无论是学习还是工作中,难免都要阅读他人的代码。但这一过程许多人都感觉非常痛苦:不明白作者的意图,不明白为什么要有这个信号,这个信号有什么……
0
2017-11-25
长时间定期举办,本期主题是:如何读懂别人的代码,时间:12月2日晚上。 有兴趣的同学,+q854618250
0
2017-11-23
智能时代的到来,令芯片的需求与日剧增。中国每年均需消耗占全球四成以上的芯片,成为最大的芯片需求国。据海关总署数据,截至2017年10月底,本年度中国集成电……
3
2017-11-20
有大神会吗急
1
2017-11-20
有没有verlog大神可以加我?我刚学这个语言,有些问题总是解决不了,有没有大神?我q245197207
1
2017-11-13
由于工作以来经常要画一些简单的接口时序图放在文档里,这些图虽然简单,但是画起来还是很费时间的,尤其是有时候线条不直不够对齐的时候简直逼死强迫症。所以去年开……
🧑kudo1017
1
2017-11-12
求教,有一种说法叫协议越复杂硬件越简单 怎么理解啊
1
2017-11-12
转行了,正在学verilog,感觉好艰难。。图中第二段代码,非阻塞赋值为什么波形为什么是这个样子。我的根据波形逆推,猜测非阻塞会连续触发always。也就……
0
2017-11-10
资料比较全,视频讲解细
2
2017-11-10
小女想帮学弟学妹解答fpga相关问题(讨论这个词更合适吧) 顺便自带学习下 一定用QQ联系我 我基本不玩贴吧 929463451 短的代码可以帮忙尽量不要……
首页 19 20 21 22 23 24 25 26 27 28 29 尾页