verilog吧

1

2018-05-02

请问要怎样可以找到ram中的最大值？

🧑世界还需要我🐨

9

2018-05-02

这是ad9231的串口接口时序，哪位大神能用verilog描述出来，急求

🧑L1076609057

0

2018-04-29

我想问下 one two three 这些都是数字加

我想问下 one two three 这些都是数字加上一个字符0变成了什么要送到lcd显示

🧑贴吧用户_QUayDAU

1

2018-04-25

求倒计时模块

哪位大佬有倒计时模块谢谢了急

🧑goodday79

8

2018-04-25

大佬求解，学习verilog该找哪方面的工工作，又该具备什么

大佬求解，学习verilog该找哪方面的工工作，又该具备什么样的能力，想找实习，有点迷茫

🧑跑着的小蜗牛👻

1

2018-04-25

大佬帮忙看看哪里错了

🧑EJNDJE

13

2018-04-23

求助前辈们一个问题，帮我找一下下面代码的错误哇哇哇，要求是做

求助前辈们一个问题，帮我找一下下面代码的错误哇哇哇，要求是做一个带进位和借位输出的2位二进制可逆计数器，下面是代码… module counter(clk……

🧑双鱼Barca

10

2018-04-23

简易频率计 verilog的代码设计贴内有要求求大神指点或给点思

设计一个8位数字显示的简易频率计。要求： ①能够测试10Hz~10MHz方波信号； ②电路输入的基准时钟为1Hz，要求测量值以8421BCD码形式输出； ……

🧑贴吧用户_01UtNQK

5

2018-04-23

一个关于七段数码管的简单问题

各位大神，本人大二新手。现在正在学Verilog语言，用的是Vivado2015.2，和nexys4 ddr的板子，现在需要一个能在最右边两个数码管上显示……

🧑亨利我魔

0

2018-04-17

求助大神！！设计一个具有八位显示的按键显示器；1.有sw0-

求助大神！！设计一个具有八位显示的按键显示器； 1.有sw0-sw7八个开关，分别控制显示数字0-7 2.任意顺序推动八个开关依次使能，显示器显示从低位……

🧑sketch☞

2

2018-04-16

求问一个问题

计算机学院学生编程能力还可以之前完全没接触过Verilog 现在有个大作业需要用这个语言写请问这三个课题哪一个简单一点大概需要多久能自学完成？

🧑139139930

1

2018-04-11

请问要在verilog中调用查找表怎么调用？

🧑世界还需要我🐨

7

2018-04-08

求帮写个程序，有偿。qq670830366

🧑Hitshoot

6

2018-04-04

刚学，很简单的一个激励，看看这个语法错误是啥，谢了，各位大佬

刚学，很简单的一个激励，看看这个语法错误是啥，谢了，各位大佬们求解

🧑3哥猗窝座

1

2018-04-04

请问这段代码怎么理解

这段代码看不懂，求大神解答一下

🧑丿别打脸

22

2018-06-20

dai做FPGA 相关设计,已经做了五年了

先给东西后付款，联系QQ：709324640

🧑FPGA大神

15

2018-04-03

求verilog数字频率计程序，能用的

🧑唔限嚣张

7

2018-03-31

求大神指教这个编码的test bench如何写

🧑sky哇咔咔活宝

1

2018-03-30

大佬们有块交织的相关代码么

如题邮箱[email protected] 谢谢大佬

🧑朝阳2011给劲

2

2018-03-28

Verilog数字系统设计与FPGA应用

Verilog数字系统设计与FPGA应用课后习题答案

🧑末凉沫夕

2

2018-03-24

考完研之后的时间干嘛去呢？

考研开始了，考完之后有一段很长的空窗期，没事干嘛去？为何不趁着这个时间学门技术呢也可以做两手准备哦免费试听FPGA课程，更有长期公开课。想学习的你……

🧑十年一刻2017

0

2018-03-22

求助：Module <> ignored due to previous errors.是什么错误？

🧑housejohnson7

0

2018-03-20

教学视频1 verilog FPGA 数字滤波器教学视频大家可以拿去分享

🧑zhuzhutou2

1

2018-02-01

有选择端的分频器，有吊大的会吗？

RT，输入为一个10MHz的脉冲，当sol不同的值时输出不同的频率。

🧑二农戏猪fku

2

2018-02-01

verilog数字频率计设计，求程序

🧑淡定宅男0

2

2018-01-30

verilog设计锁存器

如下是设计的114位锁存器，但是输出总是x module latch_114(din,dout,oe); input [7:0] din; output ……

🧑1657573502

1

2018-01-20

谁会做ad9231的verlig程序实现，急求

采样控制

🧑L1076609057

1

2018-01-18

求助各位贴吧大佬，看看这道题，很急

🧑j794960804

0

2018-01-16

全加器的简单问题.吧里有大神进来看一眼嘛

cin是进位输入，那到底是干啥用的？看波形图也没找出什么规律

🧑lidizhongxia