verilog吧

2

2018-06-26

大神请进帮我写一个程序

🧑一个很酷的人c

2

2018-06-24

有没有大手子能帮忙找一下bug的…详情看一楼

是关于计算机组成原理的，一个用到状态机的指令系统比如这个指令操作数读出来（应该马上就执行），但实际仿真下来发现这个指令的操作直到下一个指令才完成用到了……

🧑Lasomia丶

5

2018-06-24

谁会用verilog完成图的要求，急求，有偿！

🧑nfnfnf666

0

2018-06-24

大佬们谁会做这道题啊，代码能不能告诉一下

🧑nfnfnf666

2

2018-06-21

各位大佬！这道题怎么做呀、期末大作业、应该不难吧，最近实在太

各位大佬！这道题怎么做呀、期末大作业、应该不难吧，最近实在太忙了没时间学这个，有没有大佬帮帮忙啊，感谢感谢

🧑且听风吟♂º

4

2018-06-19

数电课设跑马灯控制器的设计有没有大神会啊

🧑pure🍁

0

2018-06-12

求大佬用Verilog写一个小功能

基于rs232的收发数据，对这个数据判断，并移位，有偿，QQ1318860177

🧑蓝胖子也是吃货

0

2018-06-10

硬件烧录没有出现start

🧑贴吧用户_7

0

2018-06-09

液晶屏显示时为什么字符是闪烁的

用Verilog编写的，是因为分频没分对所以才闪烁的吗吗？

🧑睡过头的木乃伊

1

2018-06-07

大神们求帮忙分析个程序呀

🧑微笑的蓝梦

6

2018-06-05

quartus ii软件仿真时出现如下错误要怎么改啊

Error: MGL_INTERNAL_ERROR: Port object altpll|clk of width 5 is being assigne……

🧑黄伟哈哈

1

2018-06-03

【求助】xilinx V6ML605串口调试

最近实验室选购了XBD101 GPS/BD时频终端，可以接收北斗信号，并在本地通过串口发出ToD时间信号。使用过程中，我先通过Altera的DE2-11……

🧑Envy_Ten

11

2018-06-01

Verilog乘法优化

请问大神，S7中的内容该怎样优化？

🧑hjtfsy21

15

2018-06-01

求助这个代码的电路是怎样的刚学几节课几乎是纯萌新

🧑就嘉嘉然º

3

2018-06-01

求问大佬always块中的语句的流程是怎么走的，将周期延长的

求问大佬always块中的语句的流程是怎么走的，将周期延长的count+1为什么会是代表加一个CLK周期呢，还有那个n<=n+1是什么时候真正是n+1后的……

🧑星啊点灯亮

1

2018-05-29

用ISE打开工程时候出现这种情况怎么回事

🧑武小倩wu

2

2018-05-24

求助！

用Quartus ii 运行报错 Error (10170): Verilog HDL syntax error at xxxx.v(1) near te……

🧑精英小小

2

2018-05-20

有大神能帮忙讲解一下QPSK调制解调系统设计么，或者能帮忙调试

🧑青山白云😄

3

2018-05-15

verilog 编译报错怎么解，谢谢

module lvds_tx_rx ( input sys_clk , //系统时钟 //input sys_clk_pn , input sys_rst……

🧑lml992169498

1

2018-05-13

有偿回报，请求帮完成移相器的代码，

题目 FIR滤波器设计与实现 1、基本要求（1）设计一个加法器实现 C=A+B，其中有用信号 A 和干扰信号 B 峰峰值均为 1~2V，频率范围为 1……

🧑HUHAHAHAgo

3

2018-05-10

萌新想问一下，我定义了一个2位的输入，能不能检测他的边沿。例

萌新想问一下，我定义了一个2位的输入，能不能检测他的边沿。例如input [1:0] c input clk output reg [26:0]q al……

🧑1级萌新来啦😢

4

2018-05-09

基于fpga的sd卡控制器，对于学长的程序有些看不懂，有偿辅

基于fpga的sd卡控制器，对于学长的程序有些看不懂，有偿辅导

🧑rdeals

3

2018-05-09

按下开关数码管显示6666 没有按下时,数码管熄灭用ver

🧑cutehsy58

6

2018-04-25

有偿回答，各位大佬们拜托了，，，用modelsim仿真会提示

有偿回答，各位大佬们拜托了，，，用modelsim仿真会提示BLKMEMDP_V5_0 #有错，应该怎么改

🧑又怎样ya

0

2018-05-06

各位大佬，自己封装了一个ls190IP，可是它引脚怎么是合一

各位大佬，自己封装了一个ls190IP，可是它引脚怎么是合一块的，比如我想单独用q[2]怎么办？

🧑y梦lh

0

2018-05-04

加急求解答

verilog语言写的代码。分了几个模块，之后语言顶层模块调用，我一直没找到顶层模块的代码，可是看别人可以直接在quarturs上建立，不用写顶层模块的代……

🧑来自本木林

1

2018-05-04

急求懂Verilog的大佬..在线请教点看不懂的代码..

卖个萌能赶紧求到大佬吗！（先萌为敬！就想请问些毕设里边一些看不懂的代码。。非常小白！可能会问很没水平的问题。。愿意解答的大佬在哪里！举起你的双手！！……

🧑分分钟Vicky

0

2018-05-03

求助！！！NCO IP 核的学习

大家好，我最近在学校nco IP核，我看里面有个ROM查表法，我做的课题是QPSK调制解调，我想知道，查表法是什么原理？只知道实现的是相位幅度之间的转换，……

🧑Foam122

1

2018-05-03

VERILOG学习辅导，全面协助设计等。

Verilog学习和辅导。QQ:736852107

🧑lgy198612

1

2018-05-03

各位大佬，为什么FIR IP核generation一直生成不了？

🧑Foam122